

ВОЗМОЖНЫ ПЕРЕМЕНЫ

ДОЗУ идут на смену СОЗУ

Давно рекламируемые сети сотовых телефонов с высокой скоростью передачи данных сегодня становятся реальностью. По мере развертывания инфраструктур сотовых 2,5G- и 3G-систем растет интерес пользователей к их сетевым возможностям. Но для успешной реализации этих возможностей необходимы микросхемы памяти большого объема с высокой пропускной способностью. Причем такие усовершенствованные микросхемы должны быть быстродействующими, малогабаритными, дешевыми и потреблять малую мощность, т.е. сочетать достоинства маломощных высокоскоростных СОЗУ и ДОЗУ с высокой плотностью размещения элементов и низкой удельной стоимостью в пересчете на бит. Стремление выполнить столь противоречивые требования привело к появлению новых типов памяти, в том числе псевдостатических ОЗУ (Pseudo-Static RAM – PSRAM) – микросхем памяти с ядром ДОЗУ и интерфейсом ввода/вывода СОЗУ.

КТО НА СВЕТЕ ВСЕХ МИЛЕЕ?

Выпускаемые сегодня на рынок сотовые телефоны помимо обеспечения голосовой связи выполняют разнообразные сложные функции: отправление и прием электронной почты, обеспечение доступа в Интернет, прием и воспроизведение MP3-файлов, воспроизведение изображения, формируемого встроенной цифровой камерой и т.п. По мере увеличения числа функций, "втискиваемых" в сотовую систему, и соответственно увеличения, или скорее экспоненциального роста, объемов кода и данных, хранимых в оперативной (рабочей) памяти, преимущество ДОЗУ перед СОЗУ по такому показателю, как удельная стоимость в пересчете на бит, начинает играть все более важную роль, и все чаще возникает вопрос: "А не стоит ли отказаться от СОЗУ в пользу динамической памяти?" Чтобы оценить целесообразность перехода от СОЗУ к ДОЗУ, стоит проанализировать причины первоначального выбора микросхем статической оперативной памяти в качестве рабочей памяти сотовых систем. Может – это нежелание бороться с мультиплексируемой адресной шиной ДОЗУ, с необходимостью регенерации данных и предотвращения конфликтов при обращении к памяти, с изменением значений времени цикла в режимах произвольной и последовательной выборки. А может быть, такая особенность СОЗУ, как меньшая, чем у ДОЗУ, потребляемая мощность? Как бы то ни было, в ячейке памяти СОЗУ нет постоянно "протекающего" накопительного кон-

В.Майская

денсатора, требующего периодического обновления хранимого заряда, из-за чего в режиме хранения ток и, следовательно, потребляемая мощность достаточно велики. Стремление снизить значение тока в режиме хранения – одна из основных причин, побудивших разработчиков перейти от четырехтранзисторной ячейки памяти к шеститранзисторной, используемой в большинстве современных СОЗУ.

Однако совершенствование современной субмикронной технологии и внедрение методов снижения потребляемой мощности, хотя и медленно, но уверенно позволяют сокращать разницу в значениях тока СОЗУ и ДОЗУ в режиме хранения. Необходимо учесть и то, что расхождение между мощностью, потребляемой статической и динамической оперативной памятью, кажется более существенным на бумаге при сравнении значений, приводимых в спецификациях. В действительности же, при использовании статического ЗУ для получения аналогичной однокристалльному ДОЗУ плотности записи информации, приходится втискивать в систему матрицу из нескольких СОЗУ. В современных быстродействующих системах продолжительность работы памяти в режиме хранения столь мала в сравнении с общей длительностью работы ЗУ, что различие в значениях мощности, потребляемой СОЗУ и ДОЗУ, становится несущественным.

Безусловно, такое несомненное достоинство ДОЗУ, как более низкая, чем у СОЗУ, удельная стоимость в пересчете на бит, имеет первостепенное значение при выборе той или другой микросхемы памяти. Но у ДОЗУ есть и еще одно важное преимущество – меньшая чувствительность к воздействию альфа-частиц и космического излучения. Проектирование ячеек памяти ДОЗУ, направленное на повышение надежности, обеспечивает и более высокую радиационную стойкость ячейки памяти, а контроль по четности, обнаружение и исправление ошибок на уровне системы приводят к дальнейшему улучшению надежности памяти на уровне подсистемы.

Что касается быстродействия, то здесь по-прежнему СОЗУ удерживают первенство: выборка данных из активной транзисторной схемы-зашелки всегда быстрее, чем считывание/запись данных в пассивный накопительный конденсатор. Но расхождение по быстродействию между двумя технологиями в значительной мере вызвано требованиями обеспечения низкой стоимости и малых размеров ДОЗУ. И если в микросхему ДОЗУ ввести большие усилители считывания, множество малых подмассивов памяти и другие архитектурные ухищрения, то эти микросхемы станут сопоставимы по быстродействию с СОЗУ. Правда, их ценовое преимущество исчезнет. Таким образом, можно утверждать, что быстродействие каждого нового поколения ДОЗУ растет, и этот показатель вполне




Рис.1. Организация схем ДОЗУ (а) и PSRAM (б)

приемлем для все большего числа применений. А ведь высокое быстродействие – именно то, что нужно системотехникам.

МЕДЛЕННЫЙ РАЗГОН

На протяжении многих лет производители ДОЗУ заявляли о планах выпуска своих изделий на другие рынки помимо рынка ПК. Но пока рынок последних поглощал все производимые чипы, поставщики могли без вреда для себя с жаром рассуждать о необходимости разработки и поставки изделий, рассчитанных на другие области применения. Тем не менее, до сих пор потребитель связан специфическими параметрами и особенностями корпусов микросхем памяти, предназначенных для ПК. Покупатель выигрывает в цене, но в конечном итоге не получает схем памяти, полностью удовлетворяющих его требованиям.

Чтобы разрядить ситуацию, разработчики ОЗУ пытаются не только повышать быстродействие ДОЗУ при сохранении всех его достоинств, но и создавать новые типы памяти. Результат этих работ – микросхемы псевдостатической оперативной памяти (PSRAM), удовлетворяющей требованиям снижения уровня потреб-

ляемой мощности и стоимости памяти, предназначенной для новых поколений систем беспроводной связи, при сохранении высокого быстродействия (табл.1). Основное отличие PSRAM от ДОЗУ – наличие аналогичного СОЗУ интерфейса ввода/вывода и встроенного контроллера регенерации (за счет применения встроенных средств регенерации, рис.1). Причем PSRAM-микросхема может выполнять операцию регенерации за один цикл одновременно с обычной рабочей операцией, устанавливая приоритет того или другого действия. И если предпочтение отдается регенерации, по завершении этой операции начинается выполнение обычного этапа обращения к памяти, время которого остается достаточно малым (в PSRAM фирмы Toshiba – 80 нс, рис.2а,б). Операция саморегенерации прозрачна для системы, и она воспринимает PSRAM так же, как и СОЗУ. Операции считывания/записи управляются асинхронно. Следует также отметить, что в сравнении с маломощными СОЗУ удельная стоимость PSRAM в пересчете на бит намного меньше (иногда в четыре раза), что объясняется однотранзисторной структурой ячейки памяти, как в ДОЗУ. Ток, потребляемый PSRAM в режиме хранения, меньше, чем у маломощных синхронных ДОЗУ (СДОЗУ) аналогичной емкости (рис.3). Таким образом, там, где требуются




Рис.3. Сравнение потребляемого в режиме хранения тока PSRAM и СДОЗУ ($T_{окр.ср} = 85^{\circ}\text{C}$, полная регенерация матрицы памяти)




Рис.2. Временные диаграммы операции регенерации псевдостатического ОЗУ (а) и разрешения конфликтов при одновременном выполнении регенерации и обычной рабочей операции (б)

низкие токи и желательно облегчить процесс интеграции микросхемы в систему, PSRAM отдается предпочтение перед маломощными СДОЗУ с более высоким быстродействием и высокой плотностью записи информации.

Таким образом, PSRAM не отличаются от СОЗУ по напряжению питания, типу корпуса (BGA) и назначению шаровых выводов, что значительно облегчает создателям сотовых систем переход от СОЗУ к PSRAM.

НАРАЩИВАНИЕ РАБОТ

Подобно производителям СОЗУ, разделившимся в 1999 году на два лагеря – консорциумы QDR и SigmaRAM*, – поставщики PSRAM образовали два альянса. Это – альянс CellularRAM Co-Development, созданный в июне 2002 года компаниями Infineon и Micron

*QDR – Quad-Data-Rate. В этот консорциум вошли компании Cypress Semiconductor, Integrated Device Technology и Micron Technology, позднее к ним присоединились NEC, Samsung и Hitachi. По оценкам аналитиков, на долю этих шести фирм приходилось около двух третей мировых отгрузок микросхем синхронных СОЗУ. Консорциум SigmaRAM образован компаниями GSI Technology, IBM, Integrated Silicon Solution, Mitsubishi, Motorola, Sony и Toshiba. Позже фирмы IBM и Motorola покинули рынок СОЗУ, а в консорциум вошла компания Alliance Semiconductor.

Таблица 1. Сравнение основных характеристик СОЗУ, ДОЗУ и PSRAM

| Характеристика | СОЗУ | PSRAM | ДОЗУ |
|---|--|---------------------------------------|------------------------------------|
| Структура ячейки памяти | Четыре транзистора и два резистора. Шесть транзисторов | Один транзистор и один конденсатор | Один транзистор и один конденсатор |
| Емкость (при одинаковых процессах производства), Мбит | 1 | 4 | 4 |
| Адресация | Отсутствие мультиплексирования адреса | Отсутствие мультиплексирования адреса | Мультиплексирование адреса |
| Регенерация | Не обязательна | Обязательна (внутреннее управление) | Обязательна (внешнее управление) |
| Требуемые внешние схемы | Простые | | Сложные |
| Напряжение хранения данных, В | 2–5,5 | 4,5–5,5 ¹ | 4,5–5,5 |
| Потребляемый ток (в режиме хранения данных), мкА | 1 | 70 ² | 150 ² |

¹ Напряжение хранения данных в некоторых PSRAM равно 3,0 В

² Включая ток регенерации

Technology (в сентябре к нему присоединилась Cypress Semiconductor), и альянс, акроним которого возвращает в начало эпохи освоения космоса, – COSMORAM (Common Specifications for Mobile RAM). В этот альянс, образованный в феврале 2003 года, входят Fujitsu, NEC и Toshiba. PSRAM, сопоставимые с ОЗУ альянса COSMORAM, выпускает и фирма Integrated Silicon Solution. Принятые обоими альянсами технические условия направлены на стандартизацию электрических параметров, типа корпуса и разводки выводов разрабатываемых приборов и тем самым – на сокращение цикла проектирования системы и существенное улучшение эффективности проекта. Кроме того, фирмы, объединенные в один альянс, могут выступать в качестве дополнительных поставщиков одного изделия, обеспечивая его стабильную поставку на рынок.

В микросхемы семейства CellularRAM входят маломощные PSRAM, предназначенные, как свидетельствует его название, для беспроводных микротелефонных трубок поколений 2,5G и 3G. Поэтому микросхемы семейства обратносовместимы с асинхронными или страничными СОЗУ, применяемыми в современных сотовых телефонах. В то же время эти микросхемы имеют и новые свойства, например возможность считывания в ускоренном (burst) режиме. В CellularRAM-спецификациях указаны все важнейшие рабочие характеристики, тип корпуса и схема разводки выводов, режимы регенерации и страничного доступа к памяти, требования к регистру режима, портам ввода/вывода, таблицы истинности. Уже в начале

2003 года Infineon сообщила об опытных поставках 16- и 32-Мбит PSRAM. Готова к выпуску образцов 32- и 64-Мбит микросхем фирма Micron Technology (рис.4), а компания Cypress Semiconductor объявила о намерении начать опытные поставки микросхем семейства CellularRAM в 2004 году.

КМОП-микросхема 32-Мбит PSRAM с организацией 2Mx16 бит типа MT45W2MW16BFB фирмы Micron работает на тактовой частоте 104 МГц. Ее время ожидания составляет 70 нс, максимальная пропускная способность достигает 208 Мбайт/с (1,5 Мбит/с). Микросхема, так же как и предыдущие 16- и 64-Мбит PSRAM памяти, имеет x16 организацию. Микросхемы семейства CellularRAM монтируются в аналогичный асинхронным СОЗУ 48-контактный корпус типа BGA. Возможны и варианты в 54-контактных корпусах, сопоставимые с флэш-памятью NOR-типа в части страничного режима и поддерживающие полностью синхронный ускоренный режим считывания/записи. Фирма Denali Software – лидер в области проектирования и верификации систем памяти – в середине 2002 года объявила о создании высокопроизводительных имитационных моделей памяти типа CellularRAM. Фирма уже поставила ограниченное число таких моделей разработчикам компонентов для сотовых систем, в том числе ARM (Великобритания), Micron и Infineon.

Сейчас фирма Micron разрабатывает PSRAM-микросхемы следующего поколения – 128-Мбит устройства, опытные образцы которых планирует выпустить во втором квартале 2004 года.

Сотрудничество фирм Fujitsu, NEC и Toshiba началось еще в конце 1998 года, когда они приступили к разработке многокристалльных модулей для совместного монтажа микросхем флэш-памяти и СОЗУ. Весной 2002-го рамки сотрудничества были расширены с целью сборки в наборные многокристалльные модули СОЗУ со страничным режимом работы. И, наконец, это сотрудничество вылилось в альянс COSMORAM, созданный для разработки синхронных PSRAM, работающих в ускоренном режиме с пиковой производительностью. В микросхемах альянса COSMORAM предусмотрена поддержка работы синхронных PSRAM. К сожалению, они не совместимы, в том числе и по разводке выводов, с PSRAM семейства CellularRAM. В то же время, как и в микросхемах CellularRAM-памяти, в COSMORAM имеются встроенные средства регенерации, причем, чтобы свести потребляемую мощность до минимума, в режиме хранения возможно отключение операции регенерации (режим пониженного потребления энергии). В некоторых микросхемах предусмотрена регенерация части ячеек памяти матрицы и даже регулировка скорости этой операции с учетом температуры окружающей среды.

Микросхемы с встроенным внешним СОЗУ-интерфейсом (т.е. PSRAM) фирмы Fujitsu, удовлетворяющие техническим условиям COSMORAM, выполнены на основе архитектуры ОЗУ с быстрым циклом (Fast-cycle-RAM – FCRAM), характеризующейся высокой степенью сегментации матрицы памяти, большим быстродействием и малой потребляемой мощностью. Микросхемы этого типа названы мобильными FCRAM, что подчеркивает их назначение – беспроводные системы будущих поколений с расширенными функциональными возможностями. При этом мобильные FCRAM в таких системах выполняют функции рабочей памяти (сейчас для этого используются СОЗУ), а СОЗУ – резервной памяти. В семейство ОЗУ этого типа входят микросхемы емкостью от 16М до и 64 Мбит.

В 2003 году фирма Fujitsu выпустила первые устройства, работающие в ускоренном режиме как при считывании, так и при записи, – 32- и 64-Мбит мобильные FCRAM типа MB82DBS02163C и MB82DBS04163B, соответственно. Обе микросхемы имеют x16-бит организацию, напряжение питания их лежит в пределах 1,65–1,95 В, частота работы в ускоренном режиме 66 МГц. Время




Рис.4. Функциональная блок-схема 32- и 64-бит микросхем памяти семейства CellularRAM фирмы Micron

выборки начального адреса – 70 нс, время выборки страницы – 20 нс. Значение тока в активном режиме составляет 30 мА, в режиме хранения – 80 мкА (MB82DBS02163C) и 120 мкА (MB82DBS04163B), в режиме пониженного потребления энергии – 1 мкА.

Как уже указывалось, обе микросхемы при считывании работают в режиме ускоренной обработки, совместимом с этим же режимом флэш-памяти (последовательные операции считывания выполняются на частоте тактового генератора системы). А благодаря возможности записи в ускоренном режиме новые микросхемы по быстродействию превосходят PSRAM, работающие в страничном режиме. Тем не менее, новые FCRAM могут работать и в режиме страничной выборки.

Микросхемы поставляются в многокристальном модуле (совместно с флэш-памятью) или на кристалле для применения в качестве встроенного компонента. При закупке партии в 100 тыс. шт. начальная цена MB82DBS02163C – 7 долл., MB82DBS04163B – 12 долларов.

Летом 2000 года Fujitsu объявила о выпуске 128-бит мобильного FCRAM типа MB82DBR08163B, предназначенного для мобильных телефонов третьего поколения, оснащенных встроенными мультимедийными средствами. Как и предыдущие схемы, новые ОЗУ имеют x16 конфигурацию и работают в ускоренном режиме считывания/записи, что обеспечивает время выборки 12 нс на тактовой частоте 66 МГц. Максимальное время выборки в страничном режиме составляет 20 нс. Напряжение питания 1,65–1,95 В. Ток, потребля-

Таблица 3. Основные характеристики PSRAM, разрабатываемых фирмой NEC

| Изделие | Время выборки (макс.), нс | | Ток (макс.) | | | Напряжение питания, В |
|-------------|---------------------------|------------------|--------------------|---|----|--|
| | Обычный режим | Страничный режим | Активный режим, мА | Режим хранения, мкА Правомерные данные Неправомерные данные | | |
| μPD4632312A | | | | | | |
| B60X | 60 | 18 | 50 | 100 | 30 | 2,7–3,1 |
| B665X | 65 | 18 | – | – | – | – |
| BE75X | 75 | 25 | 45 | 100 | 30 | 2,7–3,1 (ядро) |
| BE85X | 85 | 30 | – | – | – | 1,65–2,1 (ввод/вывод) |
| μPD4664312A | | | | | | |
| B65X | 65 | 18 | 45 | 100 | 10 | 2,7–3,1 |
| BE75X | 75 | 25 | 40 | 100 | 10 | 2,7–3,1 (ядро), 1,65–2,1 (ввод/вывод) |
| μPD46128312 | 85 | 25 | 40 | 200 | 10 | 1,65–1,95 |

емый в активном режиме, равен 35 мА, в режиме хранения – 200 мкА, в режиме пониженного потребления энергии – 10 мкА. Поставляется новая схема в 71-контактном корпусе FBGA-типа или на кристалле и стоит 18 долл. при закупке партии в 100 шт.

Два варианта 128-Мбит PSRAM в январе 2003 года разработаны и компанией Toshiba America Electronic Components (TAEC). Их характеристики приведены в табл.2. Микросхемы монтируются в 69-контактный корпус FBGA-типа. Кроме того, фирма предлагает и наборный многокристальный корпус, содержащий помимо PSRAM другие схемы памяти (СОЗУ, флэш NOR- и NAND-типа). Опытные образцы микросхем стоимостью 41 долл. должны были появиться в январе, а полномасштабное их производство – в марте 2003 года.

Разработку 32-, 64- и 128-Мбит PSRAM, названных мобильными специализированными PSRAM, ведет и фирма NEC (табл.3).

Микросхемы памяти типа PSRAM – ответ разработчиков электронных компонентов создателям миниатюрных систем сотовой связи, требующих все более быстродействующих, эффективных и простых с точки зрения проектирования микросхем памяти. Предлагаемый тип энергозависимой памяти идеально подходит и для совместного использования с энергонезависимой флэш-памятью, приводя к значительному повышению производительности системы. ○

Таблица 2. Характеристики 128-Мбит PSRAM фирмы Toshiba

| Характеристика | TC51WHM716AXBN | TC51WKM716AXBN |
|---|-------------------------------------|---|
| Конфигурация | 8 М × 16 бит | 8 М × 16 бит |
| Проектная норма, мкм | 0,175 | 0,175 |
| Рабочее напряжение, В | 2,6–3,3 (ядра и порта ввода/вывода) | 2,6–3,3 (для ядра) 1,65–1,95 (для портов ввода/вывода) |
| Время выборки (макс.), нс | 70 | 75 |
| Ток в режиме хранения (макс.), мкА | 250 | 250 |
| Ток в режиме пониженного потребления энергии (макс.), мкА | 3 | 3 |

Новый процессорный чип фирмы Sun Microsystems

В 2004 году Sun Microsystems планирует выпустить микропроцессоры новой "h-серии" с двумя ядрами – одним на базе самых современных концепций и вторым на базе микропроцессора UltraSparc II, выпущенного в 1999 году и с тех пор не претерпевшего каких-либо усовершенствований. По утверждению разработчиков, объединение старой и новой конструкций позволит не только сократить сроки создания схемы (микросхема должна появиться на рынке через два года после начала разработки), но и удержать достаточно низким значение потребляемой мощности. Последнее свойство весьма важно для смонтированных в стойке серверов, позволяя уменьшить количество выделяемого серверами тепла и, тем самым, размещать большее их число на стойке.

Фирма Sun характеризует свою стратегию в области процессоров и серверов как "производительная обработка данных". Основная цель разработок – максимизация числа одновременно выполняемых операций обработки при минимизации потребляемой на это энергии. Разработчики называют новую микросхему 2-1-4 чипом. Это означает, что в микросхеме два ядра, каждое из которых может обрабатывать одновременно одиночный поток данных и четыре команды на поток, т.е. одновременно восемь функций. Следующая микросхема Niagara этого семей-

ства будет иметь восемь ядер, каждое из которых сможет одновременно обрабатывать четыре потока данных и одну команду на поток, т.е. выполнять 32 функции. Отход от принципа создания устройств, способных выполнять одновременно несколько задач, в пользу применения многоядерных и многопоточных конструкций объясняется тем, что появление дополнительного ядра приводит к увеличению производительности на 80–90%. Аналогичное действие оказывает и многопоточная обработка. Правда, выигрыш в производительности ниже – около 10–30%. Выполнению нескольких команд на один поток уделялось большое внимание несколько лет назад, но получаемый выигрыш оказался минимальным.

Первые микросхемы серии, названные Gemini, работают на тактовой частоте 900 МГц – 1,2 ГГц. Емкость кэш-памяти микросхемы составляет 1 Мбайт, при этом каждое ядро имеет доступ к области памяти объемом 512 Кбайт. Мощность, потребляемая микросхемой Gemini составляет 14–32 Вт в зависимости от частоты работы. Микросхемы изготавливаются по 0,13-мкм технологии. Это позволит монтировать процессор в тот же корпус, что микропроцессор последней разработки UltraSparc III – версии процессора UltraSparc III. Серверы на базе новых микросхем Gemini должны появиться в середине 2004 года, на базе Niagara – во второй половине 2005-го или в начале 2006-го.

news.com.com/2100-1006-5064830.html



Гибридный туннельный диод.

Возможно опережающее развитие перспективного плана

Еще с 50-х годов разработчики полупроводниковых приборов знают, что туннельные диоды, работа которых основана на квантово-механических эффектах, позволяют увеличивать быстродействие схемы, облегчают управление током, одновременно обеспечивая уменьшение числа ее компонентов и потребляемой мощности. Но до последнего времени эти диоды, работа которых основана на туннелировании электронов, изготавливались лишь как дискретные приборы на "экзотических" материалах (GaAs/AlGaAs). Исследования ученых отделения электротехники Университета шт. Огайо, по-видимому, изменят эту ситуацию.

При поддержке Исследовательской лаборатории ВМС и Национального научного фонда и при участии специалистов Университета шт. Калифорния в Риверсайде в Университете шт. Огайо создан туннельный диод со структурой Si/SiGe с пиковым током более 150 кА/см², что в три раза выше, чем у единственного сопоставимого с ним кремниевого туннельного диода. Отношение пикового тока к току впадины диода превышает 2, а индекс быстродействия составляет 34 мВ/пс.

В отличие от современных резонансных туннельных диодов, принцип работы которых основан на внутризонных переходах, в новом варианте диода использованы межзонные переходы электронов, т.е. он подобен созданному в конце 50-х туннельному диоду Лео Эсаки. Для формирования туннельного перехода необходимо получить вырожденные (сильно легированные) слои двух материалов, формирующих гетеропереход Si/SiGe. Но по мере уменьшения толщины таких слоев до нескольких нанометров происходит взаимное проникновение в них легирующих примесей (в данном случае бора и фосфора), что приводит к деградации характеристик диода. Для решения этой проблемы была предложена гибридная структура толщиной в несколько

нанометров, в которой слои кремния и кремния-германия разделены промежуточным слоем-спейсором. Изменяя толщину промежуточного, туннелируемого слоя в пределах от нескольких нанометров до 10–12 нм, разработчикам удалось изменить значение туннельного тока на шесть порядков. Вырожденные слои Si/SiGe осадились методом низкотемпературной молекулярной эпитаксии. По утверждению разработчиков, с помощью этой технологии и нескольких "профессиональных уловок" удалось получить структуры, пригодные для изготовления в процессе создания КМОП-микросхем. Руководитель работ – профессор Университета шт. Огайо Пауль Бергер – еще в 1999 году построил СОЗУ, в котором шеститранзисторная ячейка памяти была заменена ячейкой, содержащей два транзистора и два туннельных диода. Ведутся работы по размещению туннельных диодов поверх транзисторов, что приведет к дальнейшему уменьшению площади ячейки.

По мнению исследователей, совместимый с КМОП-технологией процесс формирования туннельных диодов сможет продлить жизнь современных полупроводниковых предприятий и "перескочить" один этап перспективного плана развития полупроводниковой технологии (Roadmap), составленного на основе закона Мура. Способность диода работать при низких значениях потребляемой мощности делает его весьма перспективным для применения в маломощных ВЧ-устройствах, в том числе радио- и сотовых телефонах. Кроме того, новый диод может найти широкое применение в медицинской аппаратуре, например дистанционного диагностирования с помощью кардиостимуляторов и других имплантируемых датчиков. Но новая технология придет к потребителю не раньше, чем через пять, а может быть, и 15 лет.

www.eet.com/story/OEG20031029S0015

www.researchnews.osu.edu/archive/diode.htm



Уменьшение напряжения и размеров элементов.

Есть ли предел?

Увеличение уровня интеграции элементов микросхемы может привести к увеличению потребляемой ею мощности. Современные процессоры настольных компьютеров и серверов, выполненные по 0,13-мкм и менее технологии и работающие с двумя источниками питания (на напряжениях 2,5–3,3 В для интерфейсов ввода/вывода и 1,2–1,8 В для ядра), в активном режиме на частоте свыше 1 ГГц обычно потребляют 80–125 Вт. Если принцип "быстродействие любой ценой" сохранится как основная движущая сила развития полупроводниковой техники, масштабирование элементов микросхем продолжится для нескольких поколений и уровень потребляемой мощности может превысить 200 Вт. А средства охлаждения этих схем окажутся столь сложными, что превратят их скорее в системы водопроводно-канализационной сети, а не электронные устройства.

По мере уменьшения напряжения питания транзисторов необходимо понижать их пороговое напряжение, а это приводит к увеличению токов утечки. Если же число транзисторов на кристалле велико (в современных микросхемах – до 40 млн., а в микросхемах процессоров, которые планируется выпустить в 2004 году, – около 500 млн.), токи утечки могут достичь 20–40 А (именно, ампер, а не миллиампер!). Вот почему одна из основных проблем, решаемых сегодня разработчиками микросхем, – снижение рассеиваемой мощности без изменения напряжения питания. Существует несколько ее решений. Согласно одному, в схемах предусмотрены транзисторы с низким и высоким напряжением отсечки, включающиеся в зависимости от режима работы схемы: активного или нерабочего. Правда, для их изготовле-

ния необходимо проведение нескольких дополнительных технологических процессов. К тому же, возрастает сложность и, следовательно, стоимость схемы.

Фирма Transmeta ввела в схему процессора семейства Efficeon программно-аппаратные средства, динамически регулирующие значение порогового напряжения транзисторов. Путем оптимизации производства быстродействие–потребляемая мощность удалось снизить ток утечки процессоров на 70%.

Другим путем пошли разработчики фирмы IBM, представившие первый биполярный SiGe-транзистор, изготовленный на подложке кремний-на-изоляторе (КНИ). Утверждается, что применение таких транзисторов позволит увеличить производительность микросхемы в четыре раза или снизить потребляемую мощность в пять раз. При работе прибора электроны, покидающие поликремниевый эмиттер, проходят через SiGe-базу и "заворачиваются" в КНИ-структуре к области коллектора. При нулевом или низком напряжении на КНИ-структуре путь тока достаточно большой и напряженность электрического поля КНИ мала. При подаче на КНИ высокого положительного напряжения область коллектора распространяется к области эмиттера, и путь тока становится короче.

Каковы бы ни были достигнутые успехи, все еще остается многое сделать для проведения успешного масштабирования микросхем при оптимизации их характеристик.

www.elecdesign.Communications &

Telecommunications/Articles/Index.cfm?ArticleID=6920

Semiconductor International, Nov., 2003