

# ГИБКАЯ ТОПОЛОГИЧЕСКАЯ ТРАССИРОВКА В ПРОИЗВОЛЬНЫХ НАПРАВЛЕНИЯХ ОСОБЕННОСТИ И ПРЕИМУЩЕСТВА

С.Лузин, С.Попов, Ю.Попов [luzin@spb.prosoft.ru](mailto:luzin@spb.prosoft.ru)

Повышение степени интеграции микросхем и, соответственно, увеличение числа их контактов при одновременном стремлении уменьшить размеры электронных модулей приводят к возрастанию плотности межсоединений на печатных платах. Помимо этого, усложняется процесс трассировки плат. Однако существует эффективный способ разводки плат с высокой плотностью соединений – гибкая топологическая трассировка в произвольных направлениях.

**Д**ля реализации соединений с заданными ограничениями обычно используют следующие методы:

- уменьшение размеров отверстий и контактных площадок (высвобождение пространства для трассировки проводников);
- увеличение количества трасс между отверстиями за счет уменьшения ширины проводников и зазоров;
- отказ от сквозных отверстий в пользу "глухих" и "слепых" межслойных переходов;
- увеличение количества слоев.

Все эти методы приводят к повышению себестоимости плат. Но существует еще один способ – гибкая топологическая трассировка в произвольных направлениях (any-angle).

## ПРОИЗВОЛЬНЫЕ НАПРАВЛЕНИЯ

Немногие помнят, что еще до появления систем автоматизированного проектирования (САПР) конструкторы печатных плат, работавшие вручную, вполне успешно применяли any-angle технологию (рис.1).

Понятно, что современный вид проводников на плате напрямую связан с особенностями моделей и алгоритмов автоматизированного

проектирования (поиск путей проводников на ортогональной сетке, рис.2).

Но зачем же конструкторы сознательно усложняли себе жизнь, настойчиво прокладывая пути для проводников в произвольных направлениях и сглаживая углы? Ведь нарисовать проводник,



**Рис.1.** Компьютерная плата с процессором Intel 8008 1972 года [1]




Рис.2. Поиск пути на ортогональной сетке

состоящий из ортогональных отрезков, значительно быстрее. На первый взгляд это противоречит здравому смыслу.

Сравним результаты ортогональной трассировки и трассировки в произвольных направлениях (рис.3) и перечислим преимущества последней.

В первом варианте (рис.3а) длина проводников наибольшая и, кроме того, имеются протяженные параллельные сегменты. Во втором варианте (рис.3б) уменьшились как общая длина проводников, так и длина параллельных сегментов. В третьем случае (рис.3в) длина проводников минимальна при отсутствии параллельных сегментов.

Параллельные сегменты – источник перекрестных электромагнитных помех. Значение помехи линейно зависит от длины параллельных участков и обратно квадратично – от расстояния между ними. Пусть  $e$  – значение помехи, создаваемой двумя параллельными отрезками длиной 1 мм, находящимися на расстоянии  $d$ . Если отрезки




Рис.3. Три варианта разводки двух проводников




Рис.4. Два варианта разводки межсоединений

расположены под углом друг к другу, значение помехи убывает с увеличением угла независимо от протяженности отрезков и ограничено величиной

$$E = e \frac{\pi^2}{6} d \operatorname{ctg} \alpha,$$

где  $\alpha$  – угол между отрезками.

Следовательно, разводка в произвольных направлениях способствует уменьшению суммарной длины проводников и существенному сокращению уровня перекрестных электромагнитных помех.

Рассмотрим два варианта разводки проводников между двумя 25-контактными компонентами с разной шириной контактов – 0,25 и 0,2 мм, соответственно (рис.4).


В случае разводки в произвольных направлениях (рис.4б) минимальное расстояние между компонентами будет в четыре раза меньше, чем при ортогональной трассировке (рис.4а). Соответственно, в четыре раза меньше будет и площадь, необходимая для прокладки проводников. Таким образом, трассировка *any-angle* не только способствует сокращению длины проводников, но и позволяет проложить их с учетом всех требований на существенно меньшей площади.

Для дифференциальной передачи сигналов в современных печатных платах необходимо обеспечить эквивалентность задержек сигналов, входящих в некоторую группу (адреса, данные, команды). Постоянная задержки сигнала (с/мм) зависит от параметров среды [2]:

$$T = \frac{\sqrt{\epsilon_r}}{c},$$

где  $\epsilon_r$  – относительная диэлектрическая проницаемость диэлектрика;  $c$  – скорость света в вакууме (мм/с).

Обычно рекомендации по прокладке дифференциальных пар в основном сводятся




**Рис.5.** Трассировка дифференциальных пар не параллельно сторонам платы

к симметричности геометрии проводников, составляющих пару, при этом разработчики зачастую рассматривают материал платы как однородную среду. Но это далеко не так. Стеклотекстолит представляет собой стеклоткань, пропитанную синтетической смолой. Стеклотекстолит типа FR-4 имеет усредненное значение диэлектрической проницаемости порядка 4-4,5, армирующее стекловолокно из алюмоборосиликатного стекла – порядка 9, эпоксидная смола – 3,5, а их смесь – некоторые промежуточные значения [3].

Если один из двух соседних проводников на одном слое идет вдоль стеклянной нити, а другой – в промежутке между двумя нитями, то скорость передачи двух сигналов может различаться до полутора раз для проводников с идентичной геометрией на одном и том же слое. Избежать этого негативного эффекта можно, осуществляя разводку зигзагообразно или под углом по отношению к направлению сторон платы (рис.5), т.е. практически *any-angle*.

Теплопроводность FR-4 – 0,25 Вт/(м·К), меди на три порядка выше – 380 Вт/(м·К). Увеличивая площадь металлизации на проводящих слоях, можно в широких пределах изменять термическое сопротивление платы. Однако значения термического сопротивления слоя для различных




**Рис.6.** Трассировка в произвольных направлениях

направлений – разные. В направлении, совпадающем с направлением проводников, оно будет в десятки раз меньше, чем в ортогональном. Если трассировка выполняется с преимущественными направлениями на слое и при этом на соседних слоях направления проводников ортогональны, то при термических нагрузках повышается риск коробления платы.


При *any-angle* трассировке фрагменты проводников на смежных слоях по-прежнему ортогональны в плотных местах, однако на разных участках платы проводники ориентированы по-разному (рис.6). Это способствует выравниванию значений термического сопротивления в различных направлениях на слое и тем самым снижает риск коробления платы.

Подведем промежуточный итог. Только лишь отказ от преимущественных направлений трассировки позволяет:

- уменьшить суммарную длину проводников;
- сократить площадь, занимаемую проводниками;
- понизить уровень перекрестных электромагнитных помех – как за счет уменьшения длины проводников, так и за счет уменьшения их параллельности;
- уменьшить риск рассогласования задержек в группе сигналов или в дифференциальном сигнале, возникающий из-за неоднородности материала печатной платы;
- снизить риск коробления платы при воздействии тепловых нагрузок.



**Рис.7.** Избыточные переходы и полупетля в проводнике и исправленный вариант



**Рис.8.** Лишние переходы – следствие двойного пересечения проводников

## ГИБКОСТЬ


В большинстве САПР печатных плат задача трассировки межсоединений формулируется как задача последовательного поиска путей между парами точек в лабиринте, образованном контактами, запретами и уже проложенными проводниками. После прокладки форма проводника фиксируется (при поиске путей для следующих трасс уже нельзя автоматически изменить форму проложенных трасс, отодвинуть фрагмент, перенести в другой слой и т.д.).

В результате фиксации пропускной способности участков монтажного пространства трассы часто имеют завышенную длину и, как следствие, завышенное число переходных отверстий (так как элемент топологии невозможно подвинуть, трассу прокладывают в обход, увеличивая тем самым ее длину и создавая трудности для прокладки других трасс). На рис.7 показаны четыре лишние перехода и полупетля на одном проводнике, а также оптимальная конфигурация этого проводника с минимальной длиной и без переходов (пунктирная линия). Правда, чтобы убрать полупетлю, необходимо оттянуть за нижний переход мешающий проводник (пунктирная линия).

При гибкой трассировке фиксируется только относительное расположение проводников, межслойные переходы с помощью специальной процедуры перемещаются в оптимальные положения, а форма проводников вычисляется автоматически уже по окончании трассировки. Автоматический расчет оптимальной формы проводников и подвижка объектов (межслойных

переходов, точек ветвления проводников, и, при необходимости, компонентов) позволяют решать сложные оптимизационные задачи, например, построение деревьев Штейнера или сжатие топологического рисунка.

Выравнивание задержек сигналов при нефиксированном положении проводников значительно упрощается. Главное, что это можно



**Рис.9.** Посадочное место (footprint) OMAP3530 с каналами для переходов (1–5) [5]




Рис.10. Прямая и перевернутая последовательности

сделать не последовательно, а параллельно [4], для чего:

- для всех проводников, нуждающихся в увеличении задержки, рассчитываются необходимые добавки;
- на проводниках создаются прямоугольные области, ширина которых рассчитывается, исходя из требуемой добавки задержки;
- элементы автоматически раздвигаются для ликвидации возможных нарушений зазоров, появившихся в результате увеличения ширины сегментов;
- прямоугольные области преобразуются в линии задержки (в область вписывается зигзагообразная линия соответствующей длины).

При параллельном выравнивании можно гибко использовать допуски и учитывать приоритеты, что затруднительно сделать при последовательном выравнивании.

## ТОПОЛОГИЧНОСТЬ

Результат последовательной прокладки проводников может существенно зависеть от порядка прокладки. В частности, маршруты проводников могут многократно пересекаться, порождая лишние межслойные переходы (рис.8).

Двойные пересечения наиболее опасны в окрестностях компонентов с матричным расположением контактов: там обычно нет места для установки лишних переходов. Для борьбы с этим явлением даже придуман специальный вид трассировки – escape routing (быстрый выход на границу области). Чтобы избежать конфликтов внутри, переходы старательно "выпихивают" наружу. В то же время именно при матричном расположении контактов, а также при наличии незадействованных и функционально эквивалентных контактов можно в широких пределах менять порядок следования проводников и, соответственно, ликвидировать лишние пересечения, а с ними и лишние переходы.

Escape routing в современной трактовке ограничивает возможность получения оптимальных решений, предлагая разводку в окрестностях компонентов BGA по шаблону, независимо от схемы, в которой используется компонент. К сожалению, подобный подход влияет и на производителей микросхем (Intel, Texas Instruments) (рис.9), которые, желая "упростить" процесс, уже выпускают микросхемы с несимметричным расположением

выводов и предлагают шаблоны ручной разводки, существенно затрудняя решение проблемы алгоритмическим путем.

Конфликты, вынесенные за границы чипа, сами по себе не исчезают, и далеко не всегда плотность соединений между чипами существенно меньше, чем внутри. Кроме того, нет гарантий, что на каждом из слоев между чипами не получатся перевернутые последовательности проводников (twisted sequences), когда все проводники попарно пересекаются (рис.10). В этом случае для реализации соединений между чипами понадобится в десятки раз большая площадь. Так, на рис.11 площади зоны трассировки (голубые прямоугольники) различаются в 70 раз (при ортогональной трассировке различие будет еще больше).

Следует отметить, что escape routing подразумевает трассировку от периферии к центру (рис.12), при этом на каждом






Рис.11. Варианты трассировки прямой и перевернутой последовательностей проводников



**Рис.12.** Трассировка BGA от периферии к центру

последующем слое число каналов, доступных для выхода на периферию, уменьшается на восемь. Соответственно, с увеличением числа слоев по мере продвижения к центру число недоразведенных цепей быстро растет (сумма членов арифметической прогрессии).


При трассировке от центра к периферии (рис.13) на каждом последующем слое число каналов, доступных для выхода на периферию, не уменьшается, поэтому для такой трассировки матриц с большим числом контактов требуется существенно меньше слоев (в пределе – вдвое) [6].



**Рис.13.** Трассировка BGA от центра к периферии (показана разводка четверти области BGA)

Для разводки BGA с 784 контактами потребуется семь слоев вместо десяти (см. рис.12), при этом на последнем слое использовано только 28 магистралей из 108. Оставшиеся 80 при необходимости могут быть использованы для изменения порядка следования трасс на различных слоях.

Топологическая трассировка [7] позволяет трассировать области компонентов с матричным расположением контактов на меньшем числе слоев. Осуществляется она в два этапа: начальная трассировка и оптимизация.




**Рис.14.** Устранение двойного пересечения проводников


Начальная трассировка выполняется последовательно, слою участкам проводников не назначаются. Чтобы в некоторой степени компенсировать зависимость от порядка прокладки проводников, используется специальный прием – устранение двойных пересечений проводников одинаковой ширины. При обнаружении двойного пересечения цепи для фрагментов проводников между пересечениями переназначаются (рис.14).

После получения начальной разводки производится ее оптимизация. Перед началом этой процедуры каждому участку проводников автоматически назначается слой так, чтобы пересекающиеся участки попали в разные слои, и осуществляется расслоение для минимизации числа переходных отверстий. Расслоение не увеличивает длину проводников, число межслойных переходов и радикально изменяет ситуацию на плате.

Основной механизм оптимизации разводки – поочередное удаление проводников и проведение их более дешевыми путями. Под стоимостью пути здесь понимается интегральный критерий, учитывающий большое количество факторов:  $S = \sum k_i x_i$ , где  $S$  – стоимость пути;  $x_i$  – величина  $i$ -го фактора;  $k_i$  – коэффициент при факторе;  $k_i x_i$  – штраф за величину фактора,  $\sum k_i = 1$  [7].




**Рис.16.** Полупетля – проекции проводников разных цепей на плоскость рисунка пересекаются более одного раза (а) и исправленный вариант (б)



**Рис.15.** Петля – проекции проводников одной цепи на плоскость рисунка пересекаются (а) и исправленный вариант (б)

Поиск наиболее дешевого пути на больших платах с высокой плотностью соединений – процедура, требующая значительных затрат времени и не всегда приводящая к положительному результату. Часть топологических конфликтов остается, поскольку перекладки одиночных проводников не могут их устранить.

Идентификация конкретной топологической ситуации и проверка возможности устранения конфликта требуют существенно меньшего времени, чем поиск всех возможных путей проводника и выбор среди них наиболее дешевого.



**Рис.17.** Три клинча проводников (а) и исправленный вариант (б)




Рис.18. Обычный клинч (а) и его устранение (б)




Рис.19. U-клинч (а) и его устранение (б)

На топологической модели источники завышенной длины проводников – петли (рис.15), полупетли (рис.16) и клинчи (рис.17) – легко обнаруживаются, поскольку все данные, необходимые для их идентификации, уже имеются.

Для идентификации клинчей используются следующие признаки:

- ребро триангуляции, соединяющее пару объектов (например, контактов), пересекает проводник, инцидентный одному из них (ребро  $a1$  на рис.18а);

- ребро триангуляции соединяет пару эквипотенциальных объектов, однако ребро пересекают проводники других цепей, а соединяющий их проводник не идет вдоль ребра (дуга  $a1$  на рис.19а);

- взаимное огибание проводников: проводник цепи А огибает контакт цепи В, а проводник цепи В огибает контакт цепи А (рис.20а).

После обнаружения клинча нетрудно проверить условия для возможного исправления ситуации.




Рис.20. Взаимное огибание проводников (а) и его устранение (б,в)

В основе алгоритмов минимизации числа межслойных переходов лежит процедура смены слоя сегментов проводников. Эффективный алгоритм решения задачи для случая двух слоев приведен в [8]. Однако этот алгоритм, как и другие, не учитывает возможности изменения топологии проводников и, соответственно, дополнительного сокращения числа переходов. В топологическом трассировщике используются алгоритмы локальной минимизации числа межслойных переходов, основанные на анализе топологии окрестностей пары смежных переходов.

В ситуации, показанной на рис.21а, переслоение отрезков не устраняет межслойные переходы, одиночная перекладка проводника (рис.21б) позволяет устранить переходы, но существенно увеличивает длину (на 36%). Вариант (рис.21в) – без переходов, и длина только на 7% больше, но он не может быть получен одиночной перекладкой проводников.




Рис.21. Варианты устранения межслойных переходов

\*\*\*

Таким образом, топологический подход к автоматической и интерактивной трассировке позволяет разводить трассы в областях компонентов с матричным расположением контактов на минимальном числе слоев и решать ряд задач локальной оптимизации топологии (устранение кратных пересечений проводников, клинчей, многослойных петель и т.д.), для которых затруднительно предложить эффективные процедуры в рамках традиционных подходов.

## ЛИТЕРАТУРА

1. <http://www.digibarn.com/stories/bill-pentz-story/>
2. Джонсон Г., Грэхем М. Высокоскоростная передача цифровых данных: высший курс черной магии. – М.: Изд. дом "Вильямс", 2005.
3. Медведев А., Можаров В., Мылов Г. Печатные платы. Электрические свойства базовых материалов. – Электроника:НТБ, 2011, №6, с.150-157.
4. Лысенко А.А., Лячек Ю.Т., Полубасов О.Б. Автоматическое формирование линий задержки в топологии печатного монтажа. – Известия СПбГЭТУ "ЛЭТИ", 2011, №9, с.61-65.
5. <http://www.ti.com/lit/an/sprab13a/sprab13a.pdf>
6. Лузин С.Ю., Петросян Г.С., Полубасов О.Б. Проблемы трассировки печатных плат с BGA-компонентами. – CHIP NEWS, 2008, №5, с.63-65.
7. Полубасов О.Б. Трассировка в САПР TopoR – взгляд изнутри. – Электроника: НТБ, 2010, №6, с.104-110.
8. Лузин С.Ю., Лячек Ю.Т., Петросян Г.С., Полубасов О.Б. Модели и алгоритмы автоматизированного проектирования радиоэлектронной аппаратуры. – СПб.: БХВ-Петербург, 2010.

