

КАК ВЫБРАТЬ ТИП АЦП

ДЛЯ ВАШИХ ПРИЛОЖЕНИЙ

Известны три типа современных аналого-цифровых преобразователей (АЦП, или ADC): с последовательной аппроксимацией сигнала (SAR), типа сигма-дельта (Σ - Δ) и конвейерного (поточного) типа (pipeline). Они широко применяются для таких приложений, как сбор данных, высокоточные измерения, обработка аудио- и видеосигналов, обработка сигналов промежуточной частоты (ПЧ) и других высокоскоростных радиоприложений. Грамотно выбрать тип АЦП, наиболее подходящий для конкретного приложения, поможет предлагаемая статья Уолта Кестера (Walt Kester, компания Analog Devices), сокращенный перевод которой (опущены подробные материалы по АЦП типа сигма-дельта) представлен ниже.

ВВЕДЕНИЕ


Выбор нужного АЦП для конкретного приложения – задача сложная, если учесть, что на рынке сейчас предлагаются тысячи моделей АЦП. В этой ситуации естественно обращение за помощью к руководствам по выбору типа АЦП или к системам автоматизированного поиска, которые есть на Web-сайте компании Analog Devices. Введя нужные параметры АЦП: частоту дискретизации, разрешающую способность, тип сетевого питания и др., вы, как правило, получите не единственный ответ, а список "наилучших вариантов". Возникает вопрос: можно ли получить однозначный и точный результат?

На рис.1 показана связь области приложений с двумя основными параметрами: частотой дискретизации (Гц) и разрешающей способностью (число разрядов или бит на выборку). Пунктиром обозначена примерная "кривая наилучшего выбора" по состоянию на середину 2005 года. Несмотря на то, что в поле основных параметров области приложений перекрываются (см. рис.1), ясно, что именно приложения играют ключевую роль в выборе типа требуемого АЦП.

АЦП С ПОСЛЕДОВАТЕЛЬНОЙ АППРОКСИМАЦИЕЙ СИГНАЛА ДЛЯ СИСТЕМ СБОРА ДАННЫХ

АЦП с последовательной аппроксимацией сигнала является наиболее популярным типом АЦП для систем сбора данных, особенно когда требуется мультиплексирование нескольких каналов данных. Этот тип преобразователей (SAR – successive approximation register) был впервые использован в экспериментальных ламповых ИКМ-системах Лабораториями Белла (США) еще в 1940-х годах.

Сегодня на смену гибридным устройствам 70-х годов пришли современные АЦП типа SAR на интегральных схемах (ИС) с разрешением 8–18 разрядов и частотой дискретизации несколько мегагерц,



Уолт Кестер
walt.kester@analog.com

такие как 16-разрядный АЦП AD7621 с частотой дискретизации 3 Msps (три миллиона выборок в секунду) и 18-разрядный АЦП AD7641 с частотой дискретизации 2 Msps. Выходные данные с преобразователей передаются через стандартный последовательный интерфейс, например I²C (двухпроводная цифровая последовательная шина для соединения ИС) или SPI (последовательный интерфейс периферийных устройств), хотя ряд устройств использует параллельный выход (размеры устройств при этом увеличены, из-за необходимости обеспечить большее число контактов).

Базовая схема АЦП типа SAR приведена на рис. 2. Для того чтобы обрабатывать быстроменяющиеся сигналы, АЦП типа SAR имеют на входе усилители выборки с фиксацией амплитуды (SHA), сохраняющие сигнал постоянным в течение цикла преобразования. Сначала внутренний ЦАП (цифроаналоговый преобразователь, или DAC) устанавливается в середину диапазона преобразования. Компаратор сравнивает выходы усилителя-фиксатора SHA и преобразователя ЦАП, определяя соотношение (больше или меньше) между ними. Результат, т.е. величина наиболее значащего бита (MSB) преобразования, запоминается в регистре последовательной аппроксимации сигнала (SAR) как "1" или "0".

Затем ЦАП устанавливается на уровне 1/4 или 3/4 диапазона (в зависимости от величины MSB), и компаратор принимает решение относительно величины второго бита/разряда преобразования. Результат ("1" или "0") сохраняется в том же регистре. Процесс продолжается до тех пор, пока не будут определены все разряды. Хотя сокращение SAR означает "регистр последовательной аппроксимации сигнала" – логический блок, управляющий процессом преобразования – оно всеми понимается как обозначение одного из типов АЦП в целом.




Рис.1. Типы/архитектуры АЦП и их положение в поле основных параметров




Рис. 2. Базовая блок-схема АЦП последовательной аппроксимации (SAR)

Временная диаграмма обычного АЦП типа SAR представлена на рис. 3. Показанные на рисунке функции, как правило, представлены в большинстве АЦП типа SAR, но их точные обозначения могут отличаться от устройства к устройству. Заметим, что данные, соответствующие конкретной выборке, доступны в конце цикла преобразования и "поточковая/конвейерная" задержка отсутствует. Это обуславливает легкость использования АЦП типа SAR как для однократных преобразований (single-shot), так и в пакетном режиме передачи (burst-mode), или в приложениях, требующих мультиплексирования потоков данных (multiplexed applications).

Процесс внутреннего преобразования наиболее современной ИС АЦП типа SAR управляется с помощью высокоскоростного генератора тактовых импульсов (ГТИ), внутреннего или внешнего, который не нужно синхронизировать со входом CONVERT START (Начало преобразования).

Основной алгоритм, используемый в процессе работы АЦП с последовательной аппроксимацией, похож на решение известной математической головоломки – определение неизвестной массы тела путем минимального числа взвешиваний [1], решенной еще в 1556 году. Для решения предлагалось использовать набор гирь, масса каждой из которых вдвое превосходит массу предыдущей. Так, имея набор 1, 2, 4, 8, 16 и 32 кг гирь (составляющий последовательность $2^0, 2^1, 2^2, 2^3, 2^4$ и 2^5), можно взвесить тело массой $(2^6 - 1) = 63$ кг.

Общая точность и линейность преобразователя АЦП типа SAR определяется в первую очередь характеристиками внутреннего ЦАП. Первые высокоточные АЦП типа SAR, например промышленный стандарт типа AD574, для достижения желаемой точности и линейности использовали ЦАП с тонкопленочными резисторами лазерной подгонки. Однако процесс выращивания и подгонки резисторов увеличивает стоимость устройства, а номинал резистора может измениться под действием механических воздействий при упаковке ИС.

По этой причине в новых КМОП АЦП типа SAR стали широко использовать ЦАП с коммутируемыми конденсаторами (или перераспределением заряда). Принципиальное преимущество таких ЦАП – точность и линейность – определяется высокой точностью процесса фотолитографии, который формирует плоскости/обкладки конденсатора, а следовательно, емкость и степень ее соответствия номиналу. Дополнительно можно разместить (параллельно с основными конденсаторами) небольшие конденсаторы, которые подключаются или отключаются в процессе работы подпрограмм автокалибровки для достижения высокой точности и линейности, что исключает необходимость лазерной подгонки номиналов. При этом достигается высокая температурная стабильность, так как результирующий температурный коэффициент емкости (ТКЕ) между конденсаторами может быть лучше, чем $10^{-6}/^\circ\text{C}$.




Рис. 3. Упрощенная временная диаграмма сигналов АЦП типа SAR

КМОП-процесс, используемый при изготовлении современных АЦП типа SAR, также идеально подходит для формирования аналоговых коммутаторов. Поэтому относительно просто добавить функцию входного мультиплексирования к основной функции АЦП типа SAR и интегрировать систему сбора данных целиком на одном кристалле. Также легко добавить к АЦП типа SAR и другие цифровые функции, которые позволят сформировать такие общие для современных АЦП особенности, как установление последовательности мультиплексирования каналов с помощью секвенсора (программно-временного переключателя), цепи автокалибровки и пр.

На рис. 4 показаны элементы блок-схемы серии АЦП типа SAR (AD79x8) с частотой дискретизации 1 Msps. Секвенсор в схеме допускает автоматическое преобразование выбранной группы каналов или каналов, адресуемых индивидуально. Данные передаются с помощью последовательного порта. АЦП типа SAR популярны в многоканальных системах сбора данных благодаря отсутствию в них "поточковой" задержки, которая типична для АЦП типа "сигма-дельта" и "конвейерных" АЦП. Режимы преобразования АЦП типа SAR включают: однократные преобразования, преобразования в режиме пакетной передачи или в приложениях, требующих непрерывного потока данных.

КОНВЕЙЕРНЫЕ АЦП ДЛЯ ВЫСОКОСКОРОСТНЫХ ПРИЛОЖЕНИЙ

В этой статье мы произвольно определили приложения как высокоскоростные, если они требуют частоты дискретизации выше 5 Msps. На рис. 1 показано, что существует одна область, где SAR- и конвейерные АЦП перекрываются по частоте дискретизации (примерно между 1 и 5 Msps). Кроме этой небольшой области, высокоскоростные приложения, как правило, обслуживаются конвейерными АЦП. Сегодня конвейерные КМОП АЦП малой мощности выбираются не только для видео, но и для других приложений. Это отличается




Рис. 4. Блок-схема современного АЦП типа SAR с 8-разрядным мультиплексором на входе для AD7908 (8-бит), AD7918 (10-бит) и AD7928 (12-бит)




Рис. 5. Шестиразрядный двухкаскадный АЦП

от ситуации 1980-х годов, когда видеоприложения обслуживались или быстродействующими флэш-АЦП (доминирующими были 8-разрядные АЦП с частотой дискретизации между 15 и 100 Msp/s), или (для приложений, требующих большего разрешения) более дорогими гибридно-модульными решениями. Хотя флэш-АЦП с малым разрешением остаются важными функциональными блоками для конвейерных АЦП, они редко используются как автономные устройства, за исключением очень высоких частот дискретизации – обычно больше, чем 1–2 ГГц (при требуемом разрешении не выше 6–8 разрядов).

Сегодня высокоскоростные АЦП требуются целому ряду инструментальных приложений: цифровым осциллографам, спектроанализаторам и устройствам формирования медицинских изображений. Другая группа приложений, требующих высокоскоростных АЦП, это видео, радары, связь. Сюда относятся ПЧ-дискретизация, программно-перестраиваемое радио (SDR), базовые станции, декодеры КТВ и т.д., а также бытовая электроника – цифровые камеры, системы отображения информации (СОИ), DVD, ТВ высокого качества (ТВК) и высокой четкости (ТВЧ).

Конвейерные (поточковые) АЦП берут свое начало в каскадной архитектуре, первоначально используемой в 1950-х годах. Блок-схема простого 6-разрядного (разделенного на два каскада) АЦП показана на рис. 5.

Выход усилителя SHA оцифровывается первым каскадом 3-разрядного субАЦП (SADC) – обычно это флэш-АЦП. Это грубое 3-разрядное преобразование (формирующее MSB) преобразуется обратно в аналоговый сигнал, используя 3-разрядный субЦАП (SDAC). Затем выходной сигнал преобразователя SDAC вычитается из выходного сигнала SHA, разностный сигнал усиливается, и этот "остаточный сигнал" оцифровывается вторым каскадом 3-разрядного SADC, чтобы сгенерировать три LSB для окончательного формирования 6-разрядного выходного слова.

Каскадный АЦП можно оценить, анализируя форму остаточного сигнала перед входом второго каскада АЦП, как показано на рис. 6. Эта форма типична для низкочастотного пилообразного сигнала, приложенного к аналоговому входу данного АЦП. Для того чтобы не




Рис. 6. Вид остаточного сигнала на входе второго каскада SADC




Рис. 7. Пропущенные коды, вызванные нелинейностью АЦП или несогласованностью усиления между каскадами

было пропущенных кодов, остаточный сигнал не должен превышать входной диапазон второго каскада АЦП, как показано на рис. 6а для идеального случая. При этом подразумевается, что как N1-разрядный SADC, так и N1-разрядный SDAC должны иметь точность лучше, чем (N1+N2)-разрядный АЦП. В нашем случае N1=3, N2=3 и N1+N2=6. На рис. 6б показана ситуация, которая приводит к появлению пропущенных кодов, когда остаточный сигнал выходит за пределы диапазона N2 SADC, помеченного как "R", и лежит в пределах зон "X" или "Y", что может быть вызвано нелинейностью N1 SADC или несогласованностью усиления между каскадами и/или смещением рабочей точки. В этих условиях выходной сигнал такого АЦП может выглядеть так, как показано на рис. 7.

Рассмотренная архитектура имеет смысл при разрешающей способности до 8 разрядов (N1=N2=4), так как поддерживать выравнивание между двумя каскадами лучше, чем на этом уровне, будет трудно (в частности из-за температурных изменений). Нужно отметить, что в этой каскадной архитектуре нет конкретных требований на одинаковое число разрядов, приходящихся на один каскад. Однако число каскадов может быть больше двух. Тем не менее, архитектура на рис. 5 ограничена примерно 8 разрядами, если не используется коррекция ошибок.

Архитектура каскадного АЦП с коррекцией ошибок появилась в середине 1960-х годов как эффективное средство достижения высокой разрешающей способности. Но использование основной каскадной архитектуры при этом продолжалось. В двухкаскадном 6-разрядном АЦП, например, один дополнительный разряд добавляется во втором каскаде АЦП, что позволяет оцифровывать зоны, показанные как "X" и "Y" на рис. 6. Дополнительные зоны у второго каскада АЦП допускают отклонение остаточного сигнала от идеального значения при условии, что оно не превысит предельный диапазон второго каскада АЦП. Однако внутренний SDAC должен иметь разрешающую способность, большую, чем общая разрешающая способность N1+N2.

Основная блок-схема 6-разрядного каскадного АЦП с коррекцией ошибок показана на рис. 8. Разрешающая способность второго каскада в нем увеличена до 4 разрядов, тогда как изначально она составляла 3 разряда. Дополнительная логика, требуемая для модификации результатов N1 SADC, когда остаточный сигнал попадает в зоны "X" или "Y", осуществляется с помощью простого сумматора и напряжения смещения постоянного тока, добавленного к остаточному сигналу. В этом варианте реализации MSB второго каскада SADC управляет тем, будут ли MSB инкрементированы на 001 или будут передаваться немодифицированными.

Нужно заметить, что во втором каскаде АЦП можно использовать больше одного корректирующего разряда. Эта альтернатива, как




Рис. 8. Шестиразрядный каскадный АЦП с коррекцией ошибок (N1=3, N2=4)

часть процесса проектирования преобразователя, здесь не рассматривается.

Каскадный АЦП с коррекцией ошибок, показанный на рис. 8, не имеет потоковой задержки. Входной усилитель SHA остается в режиме фиксации в течение времени, требуемого для совершения следующих событий: первый каскад SADC принимает решение, его выход реконструируется первым каскадом SDAC, выходной сигнал SDAC вычитается из выходного сигнала SHA, усиливается и оцифровывается вторым каскадом SADC. После того, как цифровые данные проходят через логические схемы коррекции ошибок и выходные регистры, их можно использовать, а преобразователь готов для ввода другой выборки.

Для увеличения скорости основного каскадного АЦП чаще всего используется "конвейерная" (pipelined) архитектура, показанная на рис. 9. Такой конвейерный АЦП имеет каскадную архитектуру с цифровой коррекцией, в которой каждые два каскада обрабатывают данные в течение половины цикла преобразования, а затем передают остаточный выходной сигнал на следующий каскад "конвейера" перед тем, как наступит следующая фаза периода дискретизации. Межкаскадный следящий усилитель с фиксацией (Т/Н) играет роль аналоговой линии задержки, которая переводится в режим фиксации сигнала тогда, когда закончится преобразование в первом каскаде. Это увеличивает отрезок времени, выделяемый на установление сигнала для внутренних преобразователей SADC, SDAC и усилителей, и допускает работу конвейерного преобразователя с существенно большими скоростями дискретизации в целом по сравнению с неконвейерной версией.




Рис. 9. Обобщенные конвейерные каскады, использующие субАЦП с коррекцией ошибок

Существует ряд компромиссов, которые могут быть приняты при проектировании конвейерного АЦП. Они касаются выбора числа каскадов, числа разрядов на один каскад, числа корректирующих разрядов и синхронизации фаз процесса. Для того чтобы обеспечить одновременный приход цифровых данных (соответствующих определенным выборкам) от отдельных каскадов на логическую схему коррекции ошибок, нужно добавить надлежащее число регистров сдвига на выход каждого конвейерного каскада. Например, если первый каскад требует семи регистровых задержек, то следующий каскад – шести, следующий за ним – пяти и т.д. Это добавляет к окончательно сформированным выходным данным задержку цифрового конвейера. Синхронизация типичного конвейерного АЦП AD9235 показана на рис. 10.

Для 12-разрядного АЦП AD9235 с частотой дискретизации 65 Msp/s конвейерная задержка равна семи тактовым периодам (она иногда называется запаздыванием – latency). Это запаздывание, в зависимости от приложений, может создавать (или не создавать) проблемы. Если АЦП используется в цепи обратной связи системы управления, запаздывание может вызвать проблемы. В этом случае, находясь в зоне перекрытия (см. рис. 1), лучше выбрать архитектуру с последовательной аппроксимацией сигнала. Запаздывание также затрудняет использование конвейерных АЦП в приложениях, требующих мультиплексирования. Однако в массовых приложениях, для которых частотная характеристика более важна, чем время установления, вопрос с запаздыванием в действительности не так серьезен.

Более тонкий вопрос для большинства КМОП конвейерных АЦП – их показатели при низких частотах дискретизации. Благодаря тому, что внутренняя синхронизация в общем случае управляется внешним тактом с частотой дискретизации, очень низкие частоты дискретизации увеличивают время фиксации для внутренних усилителей слежения и фиксации до таких величин, когда избыточный наклон (вызванный уменьшением уровня зафиксированного сигнала) приводит к ошибкам преобразования. Поэтому для большинства




Рис. 10. Синхронизация типичного конвейерного АЦП (12 разрядов, 65 Msp/s, AD9235)




Рис. 11. Программно управляемые радиоприемник и радиопередатчик с ПЧ-дискретизацией

конвейерных АЦП в спецификации указывается как максимальная, так и минимальная скорости дискретизации. Очевидно, что это препятствует их работе в приложениях, использующих однократные и монопольные пакетные режимы преобразования, для которых более удобно использовать архитектуру АЦП типа SAR.

Наконец, важно подчеркнуть различие между каскадными и конвейерными АЦП. Из рассуждений, приведенных выше, следует: несмотря на то, что конвейерные АЦП в общем случае используют каскадирование (как правило, с коррекцией ошибок), каскадные АЦП не должны обязательно быть конвейерными. Фактически, конвейерная каскадная архитектура является доминирующей благодаря требованиям на высокую частоту дискретизации, когда внутреннее время установления сигнала исключительно важно.

Конвейерные АЦП, доступные сегодня, имеют разрешающую способность 14 разрядов и частоту дискретизации выше 100 МГц. Они идеальны для многих приложений, которые требуют не только высокую частоту дискретизации, но и высокое отношение сигнал/шум (SNR) и неискаженный динамический диапазон (SFDR). Одно из широко распространенных приложений этих преобразователей сегодня – программно-перестраиваемое (цифровое) радио (SDR) – технология, которая используется современными базовыми станциями для сотовых телефонов.

На рис. 11 показаны упрощенные диаграммы базовых программно перестраиваемых цифровых радиоприемника и радиопередатчика. Существенная особенность их в том, что АЦП в приемнике оцифровывает не каждый канал отдельно, а непосредственно всю ширину полосы, содержащую много каналов. Общая полоса может быть до 20 МГц в зависимости от стандарта. Фильтрация каналов, настройка и выделение каналов осуществляются цифровым способом в процессоре принимаемого сигнала (RSP) с помощью




Рис. 12. Положение выборок сигнала с полосой 20 МГц при ПЧ 75 МГц и частоте дискретизации 60 Msps

высокопроизводительного цифрового сигнального процессора (DSP).

Оцифровка полосы частот в случае относительно высокой промежуточной частоты устраняет несколько ступеней преобразования с понижением частоты. Это приводит к более гибкому и дешевому решению, при котором большая часть обработки сигнала осуществляется в цифровом виде, а не с помощью более сложных аналоговых методов, соответствующих схеме супергетеродинного радиоприема. Кроме того, используя ту же аппаратную часть, можно, путем соответствующих изменений в программном обеспечении, обрабатывать различные стандарты сотовой связи (GSM, CDMA, EDGE и др.). Заметим, что передатчик в программно перестраиваемом радио использует процессор передаваемого сигнала (TSP) и DSP для формирования отдельных каналов с целью передачи с повышением частоты через ЦАП.

Требования к АЦП для приемника определяются соответствующими стандартами связи, которые данный приемник должен обрабатывать. Частоты в полосе, представленной АЦП, состоят из полезных сигналов и довольно больших по амплитуде сигналов от источников помех или блокировочных устройств. АЦП при этом не должен генерировать интермодуляционные сигналы от блокировочных устройств, так как они могут маскировать полезные сигналы меньшего уровня. Отношение наибольшего ожидаемого сигнала блокирующего устройства к минимальному ожидаемому сигналу определяет, в основном, требуемый неискаженный динамический диапазон (SFDR). Наряду с этим достаточно большим значением SFDR АЦП должен иметь отношение сигнал/шум (SNR), сопоставимое с требуемой чувствительностью приемника.

Другим требованием является то, что такой АЦП должен удовлетворять спецификациям на уровень SFDR и SNR, принятым для желаемой ПЧ. Основная концепция дискретизации ПЧ показана на рис. 12, где полоса сигнала шириной в 20 МГц оцифровывается с частотой дискретизации 60 Msps. Обратите внимание на то, как процесс ПЧ-дискретизации сдвигает сигнал из третьей зоны Найквиста к основной полосе, не прибегая к аналоговому преобразованию с понижением частоты. Полоса частот рассматриваемого сигнала находится в центре третьей зоны Найквиста симметрично частоте ПЧ 75 МГц. Числа, выбранные для этого примера, в чем-то произвольные, но они иллюстрируют концепцию *субдискретизации*. Эти приложения накладывают серьезные требования на производительность АЦП, особенно в отношении к SNR и SFDR. Современные конвейерные АЦП, такие как 14-разрядный AD9444 с частотой дискретизации 80 Msps, могут удовлетворить эти жесткие требования. Например, у AD9444 SFDR=97 дБ (по отношению к уровню несущей), а SNR=73 дБ с ПЧ-входом 70 МГц. Входная полоса частот AD9444 равна 650 МГц. Другими 14-разрядными АЦП, оптимизированными по отношению к SFDR и/или SNR, являются AD9445 и AD9446.

Выводы

Мы рассмотрели подробно два (из трех широко используемых в современных интегральных АЦП) типа архитектур: последовательной аппроксимации (SAR) и конвейерной.

Последовательная аппроксимация используется почти во всех системах сбора данных с мультиплексированием на входе, а также во многих инструментальных приложениях. Преобразователи АЦП типа SAR просты в применении, не имеют потоковой (конвейерной) задержки, их разрешающая способность – до 18 разрядов, а частота дискретизации до 3 Msps.

Для широкого круга промышленных измерительных приложений идеально подходят сигма-дельта АЦП. Они могут иметь разрешаю-



щую способность от 12 до 24 разрядов. Сигма-дельта АЦП удобны для широкого круга приложений, связанных с датчиками, мониторингом потребления энергии и с управлением двигателями. Во многих случаях высокое разрешение и добавление на чип массива PGA допускает использование прямой связи между датчиком и АЦП без всяких инструментальных усилителей или других схем, формирующих нужные условия.

Сигма-дельта АЦП и ЦАП легко интегрируются в ИС, поддерживающих высокий уровень цифровой функциональности, а также доминируют в области голосовых и аудиоприложений. Использование внутренней процедуры передискретизации (oversampling) в этих преобразователях существенно ослабляет требования к фильтрам защиты от наложения спектров АЦП и фильтрам восстановления ЦАП.

При частотах дискретизации, больших чем примерно 5 Msps, доминирует конвейерная архитектура. Используя ее приложения обычно требуют разрешения до 14 разрядов с высокими значениями SFDR и SNR при частотах дискретизации от 5 до 100 Msps. Этот тип АЦП используется во многих инструментальных приложениях (цифровые осциллографы, спектроанализаторы и устройства формирования медицинских изображений). Другие приложения включают: видео, радары и связь (ПЧ-дискретизация, SDR, базовые станции и декодеры КТВ и т.д.) и бытовую электронику (цифровые камеры, СОИ, DVD, ТВК и ТВЧ).

Использование руководств по выбору АЦП и параметрических поисковых систем, а также базовые знания трех основных типов/архитектур АЦП, должно помочь проектировщику выбрать нужный АЦП для данного приложения. Программа Analog Devices "ADIsimADC" дает пользователям возможность оценить динамические характеристики АЦП без применения аппаратных средств. Требуемое ПО и модели АЦП (а также модели других аналоговых и цифровых устройств) можно загрузить с сайта <http://www.analog.com>. Эти средства могут быть очень полезны в процессе выбора АЦП.

Нельзя упускать из виду и готовые проектные решения для схем входных и выходных цепей, а также цепей синхронизации для АЦП. Нужны и ценные указания, которые вы найдете в спецификациях и заметках по применению АЦП. Детально ознакомиться с этими и другими вопросами, касающимися АЦП/ЦАП и их применения, можно, используя материалы [1, 2], а также информацию, представленную на сайте компании Analog Devices: <http://www.analog.com>.

ЛИТЕРАТУРА

1. **Walt Kester**, Editor. Data Conversion Handbook. – Newnes, an imprint of Elsevier, 2005.
2. **Walt Jung**, Editor. Op Amp Applications Handbook. – Newnes, an imprint of Elsevier, 2005.