

## Создание конкурентоспособных аналоговых БИС

по совмещенной ВТ-JFET-технологии

О. Дворников

*Проектирование и изготовление аналоговых БИС – одна из областей, где отечественные предприятия могут производить конкурентоспособную и пользующуюся спросом продукцию. Специализированные аналоговые БИС позволяют изготовителям радиоэлектронной аппаратуры уменьшить число комплектующих деталей и их поставщиков, снизить зависимость производства от неритмичности поставок, сохранить ноу-хау, удешевить разработку и изготовление печатных плат. Постоянно растущую потребность в таких изделиях определяет экономическая целесообразность их применения, которая особенно наглядна при замене нескольких зарубежных ИС общего назначения одной отечественной аналоговой БИС.*

**Б**ольшинство аналоговых ИС (прецisionных, быстродействующих, микромощных) изготавливают по биполярным технологиям, по уровню которых отечественные предприятия не столь значительно отстают от зарубежных, как по уровню КМОП-технологий. Основные параметры КМОП ИС в большей степени зависят от достигнутых минимальных проектных норм и возможностей технологического процесса. Поэтому освоение передовых КМОП-технологий на отечественных предприятиях связано с большими материальными затратами. Характеристики же биполярных аналоговых БИС в первую очередь определяются уровнем схемотехнических, топологических и конструктивных решений. Кроме того, тщательное схемотехническое моделирование с учетом паразитных параметров интегральных элементов и применение многомодульных шаблонов проекционной фотолитографии существенно снижают затраты и риск при проектировании и серийном производстве этих схем.

Для аналоговых БИС ряд зарубежных фирм разработали комплементарные биполярные технологии, позволяющие формировать на одном кристалле вертикальные *n-p-n*- и *p-n-p*-транзисторы. Эти технологии обеспечивают хорошие частотные и усиительные свойства приборов, однако довольно сложны и дорогостоящи. В качестве хорошей альтернативы им возможно применение комплементарной пары: *n-p-n*-биполярный транзистор (ВТ) и *p*-канальный полевой транзистор, управляемый *p-n*-переходом (JFET). Такое решение имеет ряд достоинств. Прежде всего оно позволяет максимально увеличить коэффициент усиления напряжения  $K_u$  каскада с активной нагрузкой:

$$K_u = S R_\Sigma \quad (1)$$

где  $S$  – крутизна усиительного элемента 1 (рис.1), а  $R_\Sigma$  – суммарное сопротивление всех цепей в высокомомпанданском узле (параллельное соединение выходного дифференциального сопротивления усиительного элемента 1, активной нагрузки 2 и входного сопротивления последующего каскада 3).

Увеличение степени интеграции и связанное с этим уменьшение вертикальных размеров приводит к усилению эффекта Эрли, уменьшению выходного дифференциального сопротивления




Рис.1. Каскад *p*-JFET с активной нагрузкой

биполярных транзисторов [1] и падению коэффициента усиления напряжения. Типовое значение напряжения Эрли вертикальных *n-p-n*-транзисторов современных БИС составляет 20–40 В, а горизонтальных *p-n-p* – 15–30 В, что гораздо меньше напряжения Эрли дискретных приборов (100–200 В). Выходное дифференциальное сопротивление *p*-JFET можно повысить, увеличив топологическую длину канала, но даже при минимальной длине оно больше, чем для *p-n-p*-транзисторов. Использование этой возможности, а также применение истоковых повторителей для

соединения с последующими каскадами позволяет увеличить коэффициент усиления каскада с активной нагрузкой. Коэффициент усиления будет ограничиваться только напряжением Эрли ( $U_{AN}$ ) *n-p-n*-транзистора:

$$K_{UMAX} = S_{MAX} \frac{U_{AN}}{I_C} \approx \frac{U_{AN}}{\Phi_T}, \quad (2)$$

где  $I_C$  – коллекторный ток *n-p-n*-транзистора Q1 (рис.1),  $\Phi_T$  – температурный потенциал.

Кроме того, каскады с *p*-JFET-транзисторами обеспечивают работу с близкими к нулю входными синфазными сигналами при однополярном отрицательном напряжении питания. Применение *p*-JFET с разделенными затворами обеспечивает рекордно малый входной ток смещения – около 50 фА [2]. Аналоговые ключи на их основе гораздо проще, чем на биполярных транзисторах. JFET – более радиационно стойкие приборы, чем биполярные и КМОП-транзисторы. Во входных каскадах JFET обеспечивают наименьшие шумы при работе с высокомомными источниками сигналов [3–5]. Кроме того, технология *p*-JFET совместима с процессом изготовления биполярных ИС. Для формирования *p*-JFET требуется лишь минимально изменить технологический маршрут [2,6,7].

Широкие возможности интегральных *p*-JFET и простота их реализации по сравнению с высококачественными вертикальными *p-n-p*-транзисторами выдвинули задачу разработки совмещенной ВТ-JFET-технологии для малошумящих и быстродействующих устройств.

При разработке этой технологии наиболее сложные проблемы были связаны с минимизацией шума и увеличением граничной частоты усиления *p*-JFET транзистора.




Рис.2. Структура основных элементов совмещенной ВТ-JFET-технологии

Структура основных элементов совмещенной технологии и эквивалентная электрическая схема *p*-JFET показаны на рис. 2, 3. Сопротивления R<sub>1</sub> и R<sub>2</sub> соответствуют токопроводящим областям от внешнего контакта затвора до рабочей области транзистора. R<sub>sub</sub> — сопротивление подложки от n<sup>+</sup>-скрытого слоя нижнего затвора до контакта к подложке, через который подают обратное смещение. Барьерные емкости C<sub>gdt</sub> и C<sub>gst</sub> связаны с переходом “верхний затвор—канал”, емкости C<sub>gdb</sub> и C<sub>gsb</sub> — с переходом “нижний затвор—канал”, C<sub>sub</sub> — барьерная емкость “нижний затвор—подложка”. Пренебрегая влиянием R<sub>1</sub> и R<sub>2</sub>, граничную частоту усиления транзистора f<sub>T</sub> можно оценить по формуле [7]

$$f_T = \frac{g_{mt} + g_{mb}}{2\pi(C_{gst} + C_{gsb} + C_{gdt} + C_{gdb} + C_{sub})}, \quad (3)$$

где g<sub>mt</sub> и g<sub>mb</sub> — крутизна верхнего и нижнего затворов соответственно. Выражение (3) справедливо, если верхний и нижний затворы объединены.

Граничная частота усиления при управлении только по верхнему затвору —

$$f_{Tt} = \frac{g_{mt}}{2\pi(C_{gst} + C_{gdt})}, \quad (4)$$

а по нижнему —

$$f_{Tb} = \frac{g_{mb}}{2\pi(C_{gsb} + C_{gdb} + C_{sub})}, \quad (5)$$

Увеличивать граничную частоту можно двумя способами.

Поскольку концентрация примеси в верхнем затворе *p*-JFET обычно намного больше, чем в нижнем, то наибольшее пережатие канала производят верхний затвор и g<sub>mt</sub> > g<sub>mb</sub>. Барьерная емкость C<sub>gst</sub> существенно меньше суммы C<sub>gsb</sub> и C<sub>sub</sub>. Следовательно, f<sub>Tt</sub> > f<sub>Tb</sub>.




Рис.3. Эквивалентная электрическая схема *p*-JFET

Таким образом, управление *p*-JFET только верхним затвором позволяет добиться высокой граничной частоты. Для изоляции емкости подложки от верхнего затвора используют *p*-JFET структуры с отдельными выводами верхнего и нижнего затворов. Сопротивление верхнего затвора R<sub>1</sub> можно уменьшить соединением металлизации с n<sup>+</sup>-областью, формируемой только во вскрытом окне окисла. Недостаток двухзатворного JFET заключается в том, что для предотвращения взаимодействия верхнего и нижнего затворов необходимы сложные цепи смещения [2].

В то же время f<sub>T</sub> возрастает при увеличении крутизны нижнего затвора благодаря повышению в нем концентрации примеси. Этот способ обычно применяют в технологических процессах, использующих тонкий эпитаксиальный слой, при глубине залегания области *p*-канала, соприкасающейся со скрытым n<sup>+</sup>-слоем. Крутизна нижнего затвора g<sub>mb</sub> существенно возрастает, а емкости C<sub>gsb</sub> и C<sub>gdb</sub> увеличиваются незначительно. Другое преимущество такой структуры — возможность умень-




Рис.4. Топология двухзатворного *p*-JEET с разъединенными затворами




Рис.5. Зависимость граничной частоты усиления n-p-n-транзисторов от тока эмиттера  
Здесь и далее AREA — параметр моделирующей программы Pspice, коэффициент площади, описывающий зависимость параметров полупроводниковых элементов от их топологических размеров и численно равный количеству одинаковых параллельно соединенных элементов

ие *p*-JFET позволяет  
ой частоты.  
одложки от  
ют *p*-JFET  
выводами  
ов. Сопро-  
R1 можно  
металлизи-  
формируемой  
окисла. Не-  
JFET за-  
едотвраще-  
его и ниж-  
ы сложные

ает при уве-  
его затвора  
ем концент-  
соб обычно  
ых процес-  
й эпитакси-  
е залегания  
ающейся со  
на нижнего  
озрастает, а  
иваются не-  
ущество та-  
ость умень-

Исток  
Верхний  
затвор  
Сток

3  
Area=1  
4  
I<sub>d</sub>, мА  
3  
Area=1,5  
4  
I<sub>d</sub>, мА

ка эмиттера  
ент площа-  
ологических  
ентов




Рис.6. Зависимость спектральной плотности шумового напряжения от частоты для *n-p-n* с AREA=1,0 (1) и *p*-JFET с  $I_d=17\text{ mA}$  (2)

шения емкости  $C_{sub}$  при изоляции оки-  
слом. К сожалению, емкости "нижний  
затвор–подложка" и "нижний зат-  
вор–канал" остаются соединенными с  
затвором. Это препятствует уменьше-  
нию входной емкости каскадов, осо-  
бенно при сильном эффекте Миллера,  
и вызывает большой входной ток сме-  
щения, определяемый площадью *p-n*-  
перехода "нижний затвор–подложка".

Подчеркнем, что повышение гранич-  
ной частоты *p*-JFET-транзистора позво-  
ляет для транзистора минимальной пло-  
щади увеличить крутизну усиления, что  
влечет за собой снижение спектральной  
плотности шумового напряжения. А  
уменьшение тока утечки затвора снижает  
спектральную плотность шумового тока.

Так как оба способа увеличения гра-  
ничной частоты не свободны от недос-  
татков, в BJT-JFET-технологии преду-  
смотрена возможность управления  
*p*-JFET только верхним затвором, а так-  
же увеличение крутизны нижнего затво-  
ра. Первый способ осуществлен за счет  
центрального расположения области  
стока, окруженной со всех сторон верх-  
ним затвором (рис. 4); второй – посред-  
ством встречной диффузии сильнолеги-  
рованного *n*<sup>+</sup>-скрытого слоя и углублен-  
ной области *p*-канала. В последнем слу-  
чае область пространственного заряда  
нижнего затвора распространяется не в  
слабо легированный *n*<sup>-</sup>-эпитаксиальный  
слой, а в переходную зону между *n*<sup>-</sup>-эпи-  
таксиальным и *n*<sup>+</sup>-скрытым слоем.

Отметим ряд важных технических ре-  
шений, реализованных при проектирова-  
нии активных элементов совмещенной  
BJT-JFET- технологии. Для получе-  
ния малой длины затвора *L* (до 1,5 мкм)  
и, таким образом, большой крутизны  
усиления *p*-JFET *n*<sup>+</sup>-затвор формировал-  
ся во вскрытом окне в окисле. Аналоги-

что сформирован и *n*<sup>+</sup>-эмиттер *n-p-n*-  
транзистора, что обеспечивает малое  
распределенное сопротивление базовой  
области. Благодаря контактированию  
металлического межсоединения с обла-  
стью верхнего затвора по всей ее протя-  
женности уменьшилось сопротивление  
*R1*. Так как межсоединение стока не мо-  
жет проходить через вскрытое окно  
верхнего затвора, второй уровень метал-  
лоподложки

ко из-за более тонкой активной базы  
транзистора возросло ее распределенное  
сопротивление, а напряжение пробоя  
коллектор–эмиттер составило ~8 В. В  
далеешем  $\beta$  была уменьшена, но уве-  
личено пробивное напряжение  $U_{ceo}$  и  
снижено сопротивление базы.

Разработанная BJT-JFET-технология  
позволяет формировать *p*-JFET как с  
разъединенными, так и с объединенны-  
ми затворами. Их основные параметры  
приведены в табл. 3. Граничная частота  
усиления *p*-JFET рассчитывалась по  
формулам (3) и (4) для двух случаев: для  
минимальной  $f_T$  (емкость измерялась при  
обратном напряжении  $U=0$  В), и номи-  
нальной  $f_T$ , (емкость – при  $U=5$  В). На  
рис. 6 показана спектральная плотность  
шумового напряжения *p*-JFET с объеди-  
ненными затворами при  $I_{dmax}=17$  мА.

Проведенные измерения выявили  
интересные особенности двухзатвор-  
ных *p*-JFET: при малых токах стока крутизна  
усиления  $g_m$  при управлении только  
верхним затвором (рис.7, кри-  
вая 2) больше, чем при управлении  
двумя объединенными затворами (кри-  
вая 1). Поскольку емкость верхнего зат-  
вора намного меньше емкости нижне-  
го, то, учитывая возможность отсоеди-  
нения емкости подложки от верхнего  
затвора, весьма привлекательным схе-  
матическим решением представля-  
ется включение двухзатворного *p*-JFET  
с разъединенными затворами. При  
этом на верхний затвор подают управ-  
ляющий сигнал, а на нижний – посто-  
янное напряжение, задающее рабочий  
ток стока.




Рис.7. Зависимость крутизны усиления двухзатворного *p*-JFET от тока стока: затворы соединены (1), величина тока стока задается постоянным смещением нижнего затвора, а управляющий сигнал подается на верхний затвор (2)

ла использован для трассировки стока  
через первый металл верхнего затвора. В  
структуре с центрально расположенным  
стоком, окруженным со всех сторон верхним  
затвором, влияние  $C_{sub}$  и  $R2$  ус-  
транено, а емкость затвор–сток  $C_{gd}$  и  
сопротивление истока  $R_s$  уменьшены.

Новые конструкции транзисторов в  
сочетании с доработанными режимами  
формирования полупроводниковых об-  
ластей обеспечили высокий уровень  
электропараметров (табл. 1, 2; рис. 5, 6).  
В первых экспериментальных партиях  
был получен высокий коэффициент  
усиления тока  $\beta>200$  в схеме с общим  
эмиттером *n-p-n*-транзистора [6]. Одна-  
ко

Таблица 1  
Характеристики малошумящего  
*n-p-n*-транзистора (AREA=1)

Зависимость емкости от обратного напряжения				
$U, \text{ В}$	0,0	1,0	3,0	5,0
$C_{cb}, \text{ пФ}$	1,93	1,53	1,24	1,13
$C_{be}, \text{ пФ}$	1,45	1,17	0,87	0,79
$C_{csu}, \text{ пФ}$	2,22	1,79	1,51	1,40

Таблица 2  
Характеристики малоосигнального  
*n-p-n* (AREA=0,05)  
и горизонтального *p-p-p*-транзистора  
минимальной площади

Электропараметры	<i>n-p-n</i>	<i>p-p-p</i>
Коэффициент усиления $\beta$		
при $I_e=0,1 \text{ mA}$	>80	>20
при $I_e=1,0 \text{ mA}$	>100	>5
Граничная частота усиления $f_T, \text{ МГц}$	>3000	>30
Пробивное напряжение, В		
$U_{cbo}$	>15	>20
$U_{ebo}$	>5	>20
$U_{ceo}$	>10	>15

Таблица 3  
Основные характеристики *p*-JFET-транзисторов

Тип транзистора	$U_{ds}=3,0 \text{ В}$				$C, \text{ пФ}, U=0 \text{ В}$	$f_T, \text{ МГц}$
	$I_{dmax}, \text{ мА}$	$U_{pinch}, \text{ В}$	$\theta_m, \text{ мА/В}$	$\lambda^{-1}, \text{ В}$		
с объединенными затворами	15-19	2,2-2,8	11,3-14,4	80-90	9,2	5,8
с управлением верхним затвором	7,0-11	4,75-5,5	2,6-3,3	90-100	3,1	—




Рис.8. Структура функционально-интегрированных элементов




Рис.9. Топология функционально-интегрированных элементов

Кроме транзисторов по совмещенной BJT-JFET-технологии формируются резисторы на слоях *p*-базы и *p*-канала с удельным сопротивлением слоя  $R_s=550$  Ом/квадрат и  $R_s=5500$  Ом/квадрат, соответственно. Более того, можно создавать новые элементы, в частности высокоомные пинч-резисторы на слоях *p*-канала и *n*-эпитаксиальной пленки с удельным сопротивлением слоя  $R_s=9$  кОм/квадрат и  $R_s=10$  кОм/квадрат, соответственно; МОН-конденсаторы, обладающие уменьшенной паразитной емкостью с подложкой, а также функционально-интегрированные элементы (ФИЭ) токовых зеркал, содержащих в одном изолированном кармане соединенный *p*-JFET и *n*-*p*-*n*-транзистор и *p*-JFET и *p*-*n*-*p*-транзисторы (рис. 8). Топология функцио-

нально-интегрированных элементов в сравнении с отдельным *p*-JFET приведена на рис. 9. Очевидно, что ФИЭ занимают на кристалле площадь, незначительно превышающую площадь одного транзистора.

Итак, новый технологический процесс для реализации малошумящих и быстродействующих аналоговых БИС позволяет одновременно формировать *p*-JFET (как с соединенными, так и с разъединенными затворами) и малошумящие *n*-*p*-*n*-транзисторы. Благодаря отдельному формированию верхнего затвора и *p*-канала электропараметры *p*-JFET оптимизированы без ухудшения характеристик *n*-*p*-*n*-транзисторов. Для *n*-*p*-*n*-транзисторов получены параметры  $f_T \geq 3$  ГГц,  $\beta \geq 100$ ,  $R_{bb'} \geq 20-40$  Ом; для

*p*-JFET с объединенными затворами –  $U_{pinch}=2,2-2,8$  В,  $I_{dmax}=15-19$  мА,  $g_{mmax}=11-14$  мА/В,  $f_T \geq 230$  МГц; для управляемого верхним затвором *p*-JFET –  $U_{pinch}=4,7-5,5$  В,  $I_{dmax}=7-11$  мА,  $g_{mmax}=2,6-3,3$  мА/В,  $f_T \geq 340$  МГц. Конструкции интегральных элементов, проведенные при проектировании серии БИС для ядерной электроники (<http://goliath.hep.by/~tchek>), показали хорошую воспроизводимость параметров и возможность создания БИС, успешно конкурирующих с зарубежными аналогами по критерию стоимость–сложность–качество.

Автор будет рад предоставить более подробную информацию о новом технологическом процессе.

### Литература

1. Воронин А.В., Горовой В.В., Дворников О.В., Духновский Л.Я. Особенности создания высококачественных транзисторных структур аналого-цифровых БИС. – Электронная техника. Сер.3. Микроэлектроника, 1986, вып. 1 (117).
2. Close J.P., Counts L.W. A 50 – fA Junction – Isolated Operational Amplifier. – IEEE Journal of Solid-State Circuits, 1988, v. SC-23, N 3.
3. Baturitsky M.A., Dvornikov O.V. Multichannel Monolithic Front-end System Design. Part 1. Peculiarities of the Monolithic Transistor Application in Head Stages. Construction and Operation Mode Optimization. – Nuclear Instruments and Methods in Physics Research, 1996, v. A378.
4. Дзарданов А.Л., Китайгородский М.Д., Лобова Г.Н., Масленников Н.М. Выбор малошумящего транзистора для предварительного усилителя низкой частоты. – Радиотехника, 1987, N2.
5. Gatti E., Hrisoh A., Manfredi P.F. Choice between FETs or bipolar transistors and optimization of their working points in low noise preamplifiers for fast pulse processing. Theory and experimental results. – IEEE Transactions on Nuclear Science, 1983, v.NS-30, N1.
6. Baturitsky M.A., Dvornikov O.V., Reutovich S.I. and Solomashenko N.F. Multichannel Monolithic Front-end System Design. Part 2. Microwave Bipolar-JFET Process for Low-noise Charge-sensitive Preamplifiers. – Nuclear Instruments and Methods in Physics Research, 1996, v. A378.
7. Nanver L.K., Goudena E.J.G. Design Considerations for Integrated High – Frequency P-channel JFET'S. – IEEE Transactions on Electron Devices, 1988, v. ED-35, N11.

### Представляем автора статьи

**Дворников Олег Владимирович.** Главный специалист ОАО МНИПИ (г. Минск), кандидат технических наук. Окончил Белорусский государственный университет по специальности “Радиофизика и электроника” в 1980 году. Разработал 32 аналоговых и аналого-цифровых ИС различной степени интеграции. Имеет 112 научных трудов, в том числе 23 авторских свидетельства и патента. Область научных интересов – схемотехника, топология и моделирование аналоговых биполярных ИС. **Контактный телефон – (0172) 264-587, факс (0172) 628-881**