

# КОНФЕРЕНЦИЯ IEDM 2012

## НЕ ТАК СЛОЖНО СОЗДАТЬ НОВЫЙ ПРИБОР, КАК ОТКАЗАТЬСЯ ОТ СТАРОГО

М.Гольцова

Международная конференция IEDM 2012 стала выдающимся форумом, посвященным последним достижениям в области электронных приборов. В связи с непрерывным ростом числа транзисторов в микросхеме, ужесточением правил проектирования и топологии наноразмерных схем для получения жизнеспособных технологических решений все важнее становится взаимодействие прибора и схемы. Это требует совместной оптимизации технологии и схемы, анализа соотношения энергопотребление–рабочие характеристики–занимаемая площадь прибора, обеспечения его технологичности и возможности управления промышленным процессом. И, конечно, необходимо проводить дальнейшие работы по совершенствованию технологии КМОП-платформ и масштабированию, исследованию новых материалов и новых структур, по более широкому применению полупроводниковых III-V соединений, нанопроводов. Все эти проблемы рассматривались на 58-й конференции IEDM.

### КАКОВО БУДУЩЕЕ ПОЛУПРОВОДНИКОВОЙ ТЕХНОЛОГИИ?

Конец света 21 декабря 2012 года не наступил, неожиданно не прекратится и действие закона Мура – движущей силы развития электронной техники. Но эпоха "спокойного уплотнения" прошла, и, несмотря на активно принимаемые инновационные меры, кремниевые КМОП-микросхемы в конце концов "сойдут с дистанции". Что же дальше? Будущее полупроводниковой технологии активно обсуждалось экспертами на дискуссии, посвященной проблемам масштабирования.

Технология трехмерных полевых транзисторов FinFET, популяризируемая компанией Intel, не у всех производителей находит поддержку. По мнению главного технолога по полупроводниковой технике Исследовательского центра

Ватсона компании IBM Гхавама Шахиди, технология FinFET никогда "не случится" из-за производственных и конструкторских проблем. Вместо затрат на развитие этой технологии правительства и полупроводниковая промышленность должны увеличивать объем финансирования работ, направленных на решение критических проблем – улучшение качества диэлектриков с низкой и высокой диэлектрической проницаемостью  $k$  и рабочих характеристик микросхем за счет применения германия или полупроводниковых соединений III-V. Сейчас же миллиарды долларов, ассигнуемых правительствами на исследования в области полупроводниковой технологии, расходуются на экзотические работы, тогда как реальные задачи, с которыми столкнется промышленность в последующие десять

лет, не решаются. Вред промышленности наносит и нежелание разрабатывающих организаций обмениваться информацией.

Шахиди отметил, что ряд компаний, в том числе и IBM, создают "отличные" FinFET. Но изготавливать высокие "тощие" структуры на коммерческих кремниевых пластинах, особенно по мере их миниатюризации, затруднительно [1]. Вот почему IBM продвигает технологию формирования структур на основе полностью обедненного кремния на изоляторе (Fully-Depleted Silicon-On-Insulator, FD-SOI).

Шахиди также считает, что 22-нм технология транзистора с тройным затвором не оправдала ожиданий: мощность микропроцессора Ivy Bridge, выполненного по этой технологии, снижена всего на 20% против 35 для предыдущего поколения 32-нм микросхем. Критику вызвало и решение Intel легировать канал FinFET, что, по мнению руководителя технологического направления компании SuVolta Скотта Томпсона, не обеспечивает снижения потребляемой мощности и увеличения быстродействия. Для получения множества пороговых напряжений, требуемых в аналоговых системах на кристалле для мобильных устройств, компании нужно изготавливать нелегированные FinFET. И Томпсон считает, что при освоении 14-нм технологии Intel может обратиться к таким структурам. Но вместе с тем, по его мнению, FinFET будут нужны лишь в высокопроизводительных процессорах и ПЛИС. Развивающийся класс микросхем для мобильных систем может успешно выполняться по 28-нм или даже более старой планарной технологии.

Однако не все были согласны с критикой. Так, профессор Калифорнийского университета в Беркли и бывший главный технолог компании TSMC Ченминг Хью утверждал, что FinFET будут существовать долго, хотя и не до окончания эпохи КМОП-технологии. Целесообразно работать с несколькими типами унифицированных блоков, а не с одним. Вывод прошедшей дискуссии был таков: пока единственный путь развития не определен, скорее всего будут существовать несколько направлений, каждое со своими достоинствами и недостатками [2].

## УСПЕХИ КМОП-ТЕХНОЛОГИИ

### Трехзатворная FinFET-технология

Сегодня, пожалуй, самая перспективная – это 22-нм трехзатворная (Tri-gate) FinFET-технология, с помощью которой компания Intel намерена реализовать платформу быстродействующих микросхем центрального процессора (ЦП) для высокопроизводительных серверов, а также маломощных и высоковольтных систем на кристалле (СнК) для сотовых телефонов (рис.1) [3].

Правда, для ЦП и СнК требуются различные типы транзисторов – быстродействующие, маломощные, работающие с малым энергопотреблением в режиме ожидания, и высоковольтные, соответственно. Для решения этой проблемы специалисты компании в логических блоках применили транзисторы со структурой затвора – диэлектрик с высокой диэлектрической постоянной  $k$  и металлический затвор (HKMG), а в блоках ввода-вывода – транзисторы с другой структурой затвора. Кроме того, шаг затворов и высота ребер маломощных и высоковольтных транзисторов отличаются (см. таблицу). В 22-нм платформе трехзатворных FinFET используются от восьми до 11 слоев металлизации с легированным углеродом оксидом (CDO) с малой и сверхмалой диэлектрической постоянной  $k$ . В микросхемах на их основе предусмотрены средства обработки смешанного сигнала и три типа СОЗУ, способных работать на частоте до 2,6 ГГц при напряжении 1 В (против 1,8 ГГц для 32-нм схем), – высокоплотные с малой утечкой (площадь ячейки 0,092 мкм<sup>2</sup>),





Рис.1. Варианты структур, выполненных по 22-нм трехзатворной технологии: быстродействующие (HP/SP) и маломощные (LP/ULP) транзисторы (а) и высоковольтные транзисторы (б)



**Рис.2.** Динамика изменения произведения крутизны характеристики прямой передачи на выходную мощность  $GM \cdot Rout$

низковольтные ( $0,108 \text{ мкм}^2$ ) и высокопроизводительные ( $0,130 \text{ мкм}^2$ ).

Высокопроизводительный процессор представляет собой ЦП Ivy Bridge, ток утечки которого несколько выше, чем у других 22-нм схем. Остальные микросхемы серии – разнообразные системы на кристалле. К достоинствам этих систем компания относит хороший контроль эффекта короткого канала при оптимальном

Параметры 22-нм ЦП и версий СнК

Параметр	Быстродействующее ЦП		СнК на маломощных транзисторах		СнК на высоковольтных транзисторах	
	Высокопроизводительный (HP)	Стандартный Производительный/мощный (SP)	Маломощный (LP)	Сверхмаломощный (ULP)	1,8 В	3,3 В
$V_{DD}$ , В	0,75/1				1,5/1,8/3,3	3,3/>5
Шаг затвора, нм	90			108	180 (мин.)	450 (мин.)
Длина затвора, нм	30	34		40	80 (мин.)	280 (мин.)
Отношение токов $I_{dsat}/I_{off}$	1,08/0,91 при 0,75 В, 100 нА/мкм	0,71/0,59 при 0,75 В, 1 нА/мкм	0,41/0,37 при 0,75 В, 30 пА/мкм	0,35/0,33 при 0,75 В, 15 пА/мкм	0,92/0,8 при 1,8 В, 10 пА/мкм	1,0/0,85 при 3,3 В, 10 пА/мкм

подпороговом наклоне и значении индуцированного стоком снижения барьера (DIBL), равном от 30 до 35 мВ (против 100 мВ для аналогичных схем) [4]. СнК содержит высоковольтные транзисторы ввода-вывода, прецизионные резисторы, МИМ-конденсаторы и элементы индуктивности, которые не входят в версию ЦП.

По утверждению разработчиков, значения параметров высоковольтных 22-нм СнК, предназначенных для быстродействующих интерфейсов Ethernet, HDMI и PCI Express, улучшены на 51–56%. Улучшены в три раза и эксплуатационные характеристики аналоговых схем, которые в трех предшествующих поколениях FinFET-микросхем ухудшались (рис.2).

По данным компании, издержки при производстве СнК на FinFET увеличиваются всего на 3%. В стремлении ликвидировать отставание на рынке микросхем для мобильных систем Intel планирует в 2013 году начать отгрузку 22-нм СнК Atom, а в 2014 – 14-нм версии. В дальнейшем Intel продолжит масштабирование ЦП и СнК на основе трехзатворных транзисторов с проектными нормами до 10 нм (рис.3).

Intel – не единственная компания, развивающая FinFET-технологии. IBM при освоении 14-нм технологии планирует изготавливать транзисторы FinFET на КНИ-подложке, считая эту технологию перспективной для создания элементов размером до 5 нм. За право стать первым поставщиком FinFET-микросхем крупным компаниям, не имеющим собственного производства, таким как Qualcomm и Nvidia, соревнуются ведущие контрактные производители. Так, TSMC

в октябре 2012 года объявила о планах создания в конце 2013 года FinFET с 16-нм нормами, а в конце 2015 – начать производство транзисторов с 10-нм нормами. Другой крупный производитель – GlobalFoundries, поставляющий большинство выпускаемых процессоров компании AMD, также намерен начать поставки 10-нм FinFET ЦП в 2015 году и 7-нм процессоров – в 2017 году.

### Альтернативы технологии Tri-Gate FinFET

Наиболее часто рассматриваемая альтернатива FinFET – FD-SOI-технология. Активный сторонник этой технологии – компания STMicroelectronics сообщила о готовности к производству СнК, выполненной по 28-нм FD-SOI-технологии. В состав СнК входят многоядерный процессор Cortex-A9 и средства сотовой связи. По сравнению с 28-нм схемами, изготовленными по стандартной технологии, производительность системы может быть на 30% выше при той же потребляемой мощности или энергопотребление – на 30% ниже при той же производительности [5].

Еще одна альтернатива, предложенная компанией SuVolta ранее на конференции IEDM 2011, – технология сильно обедненного канала (Deeply Depleted Channel, DDC). Для получения аналогичных FinFET- и FD-SOI-приборам характеристик эта технология предусматривает жесткий контроль профиля концентрации легирующей примеси в расположенной под каналом транзистора области. Это позволит, по данным разработчиков, более точно контролировать вариации порогового напряжения и снизить напряжение питания схемы. На конференции 2012 года специалисты SuVolta и Fujitsu Semiconductor доложили о повышении производительности 65-нм микросхем, выполненных по DDC-технологии, на 30% при неизменной потребляемой мощности или уменьшении их энергопотребления на 47% без изменения производительности. В первой половине 2013 года компания Fujitsu планирует выпустить по этой технологии 55-нм микросхему. По утверждению разработчиков, энергопотребление 65-нм микросхемы меньше, чем у аналогичного 28-нм устройства, выполненного на объемном кремнии. При этом, несмотря на больший размер DDC-микросхемы, стоимость ее будет ниже [6, 7].




Рис.3. Дорожная карта развития технологии логических систем компании Intel. Каждое поколение включает микросхемы ЦП и СнК

### ПЕРСПЕКТИВЫ ДАЛЬНЕЙШЕГО МАСШТАБИРОВАНИЯ

Технологии FinFETs and FD-SOI, вероятно, позволят создать микросхемы нескольких новых поколений с проектными нормами до 3- и 5-нм, соответственно. Будущее, по мнению экспертов крупных полупроводниковых компаний, за этими двумя технологиями. Но, как обычно, на конференции было представлено много докладов, посвященных вопросам КМОП-технологии по достижении ее предельных возможностей масштабирования.

### ETSOI-технология

Для дальнейшего масштабирования (менее 22 нм) микросхем одной из перспективных считается технология изготовления планарных микросхем на чрезвычайно тонкой КНИ-подложке (Extremely Thin Silicon-on-Insulator, ETSOI), обеспечивающая хороший контроль короткого канала и малый разброс параметров компонентов с нелигированным каналом. Представители компании IBM сообщили о создании первой высокопроизводительной КМОП-схемы с гибридной архитектурой, выполненной по 22-нм ETSOI-технологии [8]. В микросхеме объединены р-канальные транзисторы с тонким напряженным SiGe-каналом и п-канальные транзисторы с кремниевым

каналом. В отличие от решения, принятого ранее возглавляемой IBM группой общей платформы (Common Platform group), в которую входят STMicroelectronics, GlobalFoundries, Renesas, Soitec и CEA-LETI, при изготовлении микросхем с проектными нормами 20 нм создавать металлический затвор в последнюю очередь (gate last), затвор в новой микросхеме выполнен в первую очередь (gate first). Объяснение этого, по мнению экспертов, заключается в том, что разрабатываемая микросхема предназначена не для бытовых устройств, а для высокопроизводительных серверов. А изделия высшего класса компания изготавливает именно по технологии gate first. Для уменьшения толщины инверсионного слоя p- и r-канальных транзисторов на 7 и 10%, соответственно, без ухудшения подвижности носителей были модифицированы операции осаждения многослойной структуры затвора и отжига.

Для получения напряженного p-канального транзистора области истока и стока p-канальных транзисторов впервые были легированы углеродом (e-Si:C). До сих пор считалось, что углерод не остается в замещаемых центрах кристаллической решетки. Но по данным разработчиков, углерод был стабилен вплоть до конечных операций, даже при нанесении по разработанной технологии 15 слоев металлизации.

Время задержки кольцевого генератора, построенного на основе разработанной микросхемы, составило 11,2 пс/каскад.

### Применение материалов с высокой подвижностью носителей

Сегодня активно изучается возможность улучшения характеристик FinFET при использовании в r-канальных транзисторах германия (материала с высокой подвижностью носителей). Но из-за различия постоянных кристаллических решеток германия и кремния непосредственно вырастить Ge на кремниевой подложке трудно, а последовательное осаждение промежуточных слоев с возрастающей концентрацией Ge приводит к усложнению и удорожанию процесса изготовления транзистора.

Специалисты компании TSMC сообщили о результатах проведенных ими исследований возможности непосредственного выращивания Ge на кремнии: при отношении высоты ребра транзистора FinFET к его ширине, равном или больше -1,4, дефекты на границе перехода Ge-Si будут сосредоточены в нижней части ребра, тогда как верхняя его часть останется бездефектной. На основе такой технологии были изготовлены

приборы с отличными подпороговыми характеристиками (наклон - 74 мВ/декаду), крутизной (1,2 мС/мкм при  $V_{dd}=1$  В) и хорошим контролем эффекта короткого канала [9].

### Успехи нанотехнологии

В последние годы на IEDM всегда были представлены работы в области нанотехнологии. И конференция 2012 года - не исключение. Три доклада привлекли внимание слушателей [10].

В одном из них ученые Массачусетского технологического института (МТИ) сообщили о достижении в трехзатворных нанопроводных r-канальных полевых транзисторах с асимметрично напряженным германиевым каналом и НКМС-затвором максимальной на сегодняшний день подвижности дырок ( $1490 \text{ см}^2/\text{В}\cdot\text{с}$ ) германиевых нанопроводов шириной 49 нм. В экспериментах использовался двухосно напряженный германий, который с помощью электронно-лучевой литографии формировался в нанопроводе. В ходе этой операции поперечная деформация нанопроводов ослаблялась, и возникающая в результате деформация нанопровода была асимметричной. Для остановки травления после получения нанопроводов использовался  $\text{HfO}_2$  - диэлектрик с высокой диэлектрической постоянной. Он также служил для пассивации границы раздела с германием. Разработчики считают, что полученные результаты перспективны для изготовления будущих высокопроизводительных КМОП-схем, но для завершения работы потребуются еще многие и многие исследования.

Группа ученых Университета Пердью изучила возможность построения InGaAs нанопроводных p-канальных полевых транзисторов с круговым затвором. В работе использовались нанопровода шириной 20-35 нм на основе пленки  $\text{In}_{0,53}\text{Ga}_{0,47}\text{As}$ , заключенной между пленками  $\text{In}_{0,65}\text{Ga}_{0,35}\text{As}$ , характеризующиеся высокой подвижностью носителей и низкой плотностью дефектов на границе раздела. Рассматривались транзисторы с тремя различными многослойными структурами затвора. Два затвора формировали пленки  $\text{Al}_2\text{O}_3$  толщиной 0,5 нм и  $\text{LaAlO}_3$  толщиной 4 нм (порядок чередования пленок двух структур различался). Эффективная толщина оксида затвора с такой структурой составляла 1,2 нм. Другую "многослойную" структуру формировала пленка  $\text{Al}_2\text{O}_3$  толщиной 3,5 нм, эффективная толщина оксида затвора составляла 1,7 нм. Благодаря малой эффективной толщине оксида получены лучшее сегодня значение крутизны характеристик (1,74 мС/мкм) и наименьшая допороговая крутизна характеристик

(63 мВ/декаду). Значение индуцированного стоком снижения барьера (DIBL) транзисторов равно 7 мВ/В, потребляемый ток – 0,63 мА/мкм. Разработчики считают, что созданный ими транзистор перспективен для применения в будущих быстродействующих и маломощных логических приложениях.

И, наконец, группа ученых Швейцарского федерального института технологий Лозанны сообщила о результатах изучения амбиполярных нанопроводных структур – структур, которые могут в реальном времени менять тип проводимости (p-на r-тип и наоборот). Несмотря на распространенное мнение, что такие структуры не пригодны для построения приборов с нормами 22 нм и меньше, исследователи института смогли создать амбиполярный кремниевый нанопроводной полевой транзистор с круговым затвором. Для этого с помощью глубинного реактивного ионного травления получили "набор" из четырех нанопроводов и создали два затвора – один "полярный", присоединяемый к концам нанопроводов и предназначенный для динамического изменения их полярности, другой в центре провода, – для управления им. Отношение токов включения-отключения созданных приборов было равно  $10^6$ , допороговая

крутизна характеристик – 70 мВ/декаду. Для установления возможности применения разработанного прибора в будущих логических устройствах была построена схема "Исключающий ИЛИ".

## ДРУГИЕ ЗАСЛУЖИВАЮЩИЕ ВНИМАНИЕ ДОКЛАДЫ

### Возможный конкурент графена?

В государстве "Графен" появился новый материал, способный вызвать большой технологический прорыв, – сульфид молибдена ( $\text{MoS}_2$ ). По своим свойствам он подобен графену, за исключением одного – в противоположность графену у него есть запрещенная зона шириной 1,8 эВ. А это значит, что на основе сульфида молибдена можно изготавливать транзисторы и микросхемы. О получении методом химического осаждения из газовой фазы однородных, гибких одномолекулярных пленок сульфида молибдена, образованных слоем атомов молибдена, заключенного между двумя слоями атомов серы (рис.4), сообщили специалисты МТИ. На основе нового материала ими изготовлены транзисторы и простые цифровые и аналоговые микросхемы (логический вентиль И-Не и одноразрядный АЦП). Подвижность




Рис.4. Молекулярная структура сульфида молибдена

носителей в  $\text{MoS}_2$ -транзисторах превышала  $190 \text{ см}^2/\text{В}\cdot\text{с}$ , отношение токов включения-отключения –  $10^8$ . Транзистор имел рекордную плотность тока ( $\sim 20 \text{ мкА}/\text{мм}$ ). И он работал!

### "Пластмассовая" логика

Гибкие схемы перспективны для создания разнообразных инновационных биомедицинских, охранных, пригодных для ношения и других систем. Но пока характеристики гибких схем далеки от совершенства, поскольку их подложки несовместимы с высокотемпературными и агрессивными процессами изготовления КМОП-приборов. Предпринимались попытки изготовить высокопроизводительные КМОП-схемы на кремневых подложках и затем перенести их на пластик. Но это сложная и дорогостоящая технология. Возможность создания современных гибких КМОП-схем, в том числе СОЗУ и кольцевых генераторов, продемонстрировали специалисты IBM. Они также изготавливали схемы по ETSOI-технологии на кремниевой подложке, а затем с помощью простого дешевого процесса, названного контролируемым отслаиванием, при комнатной температуре отделяли схему от подложки. Толщина кремниевого основания прибора, полученного с помощью этого метода, была равна всего  $60 \text{ \AA}$ , длина затвора – менее  $30 \text{ нм}$ , расстояние между затворами –  $100 \text{ нм}$ . Время задержки каскада кольцевого генератора составляло  $16 \text{ пс}$  при напряжении  $0,9 \text{ В}$  (по мнению разработчиков, лучшее значение для гибких схем). При переносе схемы наблюдалось некоторое увеличение времени задержки, обусловленное деградацией р-канального транзистора из-за эффектов деформации.

### Высоковольтный вакуумный переключатель для систем эффективного энергоснабжения

Сегодня многие компании работают над созданием "интеллектуальных" систем эффективного

энергоснабжения. Однако для управления ими необходимы надежные малогабаритные высоковольтные ( $\geq 100 \text{ кВ}$ ) переключатели. Создавать такие переключатели целесообразно на основе вакуумных приборов. Но их масштабируемость и однородность источников электронов далеко не оптимальные, что ограничивает их применение. Специалисты Национального института перспективной промышленной науки и технологии Японии доложили о создании источника электронов, свободного от этих недостатков. Источник (на основе р-і-п-диода) изготавливался на алмазе с поверхностью, завершающейся водородом, отрицательное электронное сродство которого позволяет при включении диода получать большой ток в сильном вакууме. Разработчиками были изготовлены вакуумные переключатели на напряжение  $10 \text{ кВ}$ . Согласно их расчетам, напряжение источников может быть увеличено до  $100 \text{ кВ}$  или даже выше при эффективности более  $99\%$ .

### ЛИТЕРАТУРА

1. **Lammers D.** FinFETs may never come in, IBM fellow claims. – [www.eetimes.com/electronics-news/4403075/IBM-Intel-face-off-in-22-nm-process-at-IEDM](http://www.eetimes.com/electronics-news/4403075/IBM-Intel-face-off-in-22-nm-process-at-IEDM)
2. **Merritt R.** Intel's FinFETs approach draws fire from rivals. – [www.eetimes.com/electronics-news/4403320/Fur-flies-over-FinFETs-and-future-in-IEDM-panel](http://www.eetimes.com/electronics-news/4403320/Fur-flies-over-FinFETs-and-future-in-IEDM-panel)
3. **Barak S.** Intel's 22-nm tri-gate SoC, how low can you leak? – [www.eetimes.com/electronics-news/4403044/Intel-s-22-nm-trigate-SoC-how-low-can-you-leak](http://www.eetimes.com/electronics-news/4403044/Intel-s-22-nm-trigate-SoC-how-low-can-you-leak)
4. **Merritt R.** IBM, Intel face off at 22 nm. – [www.eetimes.com/electronics-news/4403075/IBM-Intel-face-off-in-22-nm-process-at-IEDM](http://www.eetimes.com/electronics-news/4403075/IBM-Intel-face-off-in-22-nm-process-at-IEDM)
5. **Morris J.** The chip industry's looming 20-nanometer cliff. – [www.zdnet.com/the-chip-industrys-looming-20-nanometer-cliff-7000008837](http://www.zdnet.com/the-chip-industrys-looming-20-nanometer-cliff-7000008837)
6. **Miller M.J.** IEDM Promises Breakthroughs in Chip Manufacturing. – [forwardthinking.pcmag.com/none/305880-iedm-promises-breakthroughs-in-chip-manufacturing](http://forwardthinking.pcmag.com/none/305880-iedm-promises-breakthroughs-in-chip-manufacturing)
7. **Clarke P.** SuVolta positions DDC as node life extender. – [www.eetimes.com/electronics-news/4375857/SuVolta-positions-DDC-as-node-life-extender](http://www.eetimes.com/electronics-news/4375857/SuVolta-positions-DDC-as-node-life-extender)
8. **James D.** IBM surprises with 22nm details at IEDM. – [www.electroiq.com/blogs/chipworks\\_real\\_chips\\_blog/2012/12/ibm-surprises-with-22nm-details-at-iedm.html](http://www.electroiq.com/blogs/chipworks_real_chips_blog/2012/12/ibm-surprises-with-22nm-details-at-iedm.html)
9. **Collins L.** Intel, TSMC finFETs to star at IEDM. – <http://www.techdesignforums.com/blog/2012/10/11/intel-tsmc-finfet-iedm/>
10. **Moyer B.** Nanowire Advancements. – [www.eejournal.com/blog/nanowire-advancements](http://www.eejournal.com/blog/nanowire-advancements)

