

ЦОС ИС

М. Шурыгина

Ведущее положение в информационной технологии

Изготовители средств цифровой обработки сигнала (ЦОС) видят будущее как объединенное информационными сетями сообщество. Естественно, основой высокоэффективных информационных сетей они считают системы на базе ЦОС устройств. Но как это ни парадоксально, по мере расширения областей применения средств цифровой обработки сигнала и увеличения номенклатуры устройств, выполняющих такие функции, все труднее ответить на вопрос, какие ИС следует относить к этому классу. ЦОС процессоры, подобно транзисторам, становятся важным элементом ИС. Ряды поставщиков таких изделий непрерывно растут, но при этом все меньшее их число считает себя изготовителями ЦОС схем. Так в чем же дело?

В 1995 году на мировом рынке отмечен рекордный объем продаж процессоров цифровой обработки сигнала. По данным фирмы Integrated Circuits Engineering (ICE), по сравнению с предыдущим годом он увеличился на 71% и составил 1,7 млрд. долл. (против 1 млрд. долл. в 1994 году). Эта тенденция сохранится до конца столетия (рис. 1). По уточненным на середину 1996 года прогнозам фирмы Forward Concepts (занимающейся анализом рынка систем комплексной обработки и ЦОС устройств), объем продаж этих ИС (включая ЦОС ядра и микропроцессоры, выполняющие цифровую обработку сигнала) к 2000 году составит 20 млрд. долл., в том числе традиционных ЦОС ИС — 8,2 млрд. долларов.

По мнению экспертов фирмы Forward Concepts, ни одна крупная полупроводниковая фирма в мире не сможет сохранить свои позиции на рынке, если в ее каталогах не будут представлены ЦОС схемы. По-видимому, это мнение разделяют и ведущие поставщики ИС: в первой половине 80-х годов ЦОС процессоры выпускали всего пять фирм, теперь же в базу данных Forward Concepts занесены 60 изготовителей ИС, в схемах которых в том или ином виде реализованы средства цифровой обработки сигнала. Речь прежде всего идет о хорошо известных стандартных ЦОС процессорах, выполняющих набор команд программных средств.

Крупнейшими потребителями ИС с возможностью цифровой обработки сигнала в 1995 году были изготовители средств связи и вычислительной техники (рис. 2). Как отмечают эксперты, один из

факторов, “поддерживающих огонь в печах” производства ЦОС ИС, — беспрецедентный рост спроса на модемы стандарта v.34, обеспечивающие скорость передачи 28,8 и 33,6 Кбит/с. Основным поставщиком схем для этих модемов — фирмам Rockwell International, Lucent Technologies (ранее отделение фирмы AT&T) и Texas Instruments — пришлось приложить немало сил, чтобы справиться со спросом. Объем отгрузок ЦОС ИС для этих модемов в 1996 году увеличится на 170% и составит 27 млн. штук.

Растет применение ЦОС устройств в системах связи между подвижными объектами. По оценкам фирмы Ericsson, только для радиотелефонов и станций сотовых систем связи PCS 1900 стандарта (принятого в США для цифровых систем этого класса) потребуются десятки миллионов ЦОС устройств. ИС этого типа все шире используются в средствах распознавания образов и речи, сжатия изображения, создания специальных звуковых эффектов (в том числе объемного “окружающего” звука).

ЦОС ИС, обрабатывающие в реальном масштабе времени преобразованные в цифровую форму аналоговые сигналы, становятся основными компоновочными блоками систем комплексной обработки данных (мультимедиа). Инженеры фирмы Texas Instruments, ведущего поставщика ЦОС процессоров, считают, что для разработчиков аналогового оборудования эти схемы станут тем же, чем десять лет назад были микропроцессоры для создателей цифровой техники.

Фирма Texas Instruments первой выпустила семейство ЦОС ИС

серии TMS320 в 1982 году. В 1995 году несмотря на жестокую конкуренцию она сумела увеличить долю своих изделий в этом секторе рынка (рис. 3). Фирма планирует затратить 2 млрд. долл. на разработку и освоение производства новых ЦОС схем. Большая часть инвестиций (около 1 млрд. долл.) предназначена для строительства нового предприятия в Далласе, остальные — на ввод в строй научно-исследовательского центра, в который войдут подразделения по разработке ЦОС, аналоговых ИС и ИС смешанной (аналоговой и цифровой) обработки сигнала. Объектом исследований центра станут процессы производства следующих поколений “систем-на-кристалле” с применением ЦОС устройств, выполненных по 0,18-, а затем и 0,12-мкм топологическим нормам. На новом заводе фирмы планируется выпускать ИС 16-разрядного ЦОС процессора, выполняющего 100 млн. операций в 1 с (MIPS), разработка которого должна быть завершена в конце 1996 года.

С помощью этих мер Texas Instruments надеется на несколько шагов опередить своих основных конкурентов (AT&T и Motorola). В настоящее время фирма выпускает семь больших семейств ЦОС устройств и более 100 различных изделий на их основе. По оценкам, доход Texas Instruments от продажи ЦОС ИС в 1995 году составил около 750 млн. долл. Среднегодовые темпы прироста этой статьи дохода составляют 70%. Тем не менее поставленная задача может оказаться не из легких: в 1996 году Motorola освоила выпуск ЦОС ИС на пяти заводах (вместо

одного в 1994 году). Расширяют производство ЦОС процессоров и фирмы Analog Devices и Zilog.

Помимо стандартных ЦОС процессоров появляется все больше других их типов. В первую очередь к ним относятся специализированные (по выполняемым функциям и алгоритмам) процессоры — FA-SIC-типа. Единственный способ построения таких систем — применение ядер микрокомпонентов (ЦОС процессоров, микроконтроллеров, RISC микропроцессоров), служащих компоновочными блоками специализированных схем на основе ASIC.

К достоинствам такого подхода относится возможность подгонки характеристик схем под требования заказчика; снижение стоимости благодаря использованию только необходимых для реализации требуемых функций устройств; высокий уровень интеграции за счет оптимального объединения ядер и логических устройств обрамления. Следует также назвать низкую

потребляемую мощность и высокую надежность благодаря использованию меньшего числа элементов, возможность повторного использования компоновочных блоков, большую гибкость при установлении оптимального соотношения между аппаратными, программными средствами и характеристиками изделия. Немаловажно и то, что наличие большого числа поставщиков схем-ядер обеспечивает независимость изготовителей заказных изделий от услуг “кремниевых заводов”.

В будущем стандартные ЦОС процессоры уступят позиции специализированным и заказным устройствам (рис. 4). Так, работы отделения ЦОС ИС фирмы Motorola по созданию специализированных схем типа “система-на-кристалле” имеют наивысший приоритет в недавно реорганизованном секторе полупроводниковых приборов.

Активно проводит программу создания заказных ЦОС ИС, пре-

дусматривающую объединение ЦОС процессора со схемой вентиляционной матрицы, фирма Texas Instruments. К IV кв. 1995 года фирма располагала библиотекой из 50 специализированных конструкций (25 из которых были разработаны в течение III кв. 1995 года). В 1996 году фирма планирует создать еще 50 специализированных схем. По оценкам специалистов Texas Instruments, к 2000 году 80—90% выпускаемых ею ЦОС устройств будут представлять собой ИС на базе ЦОС ядер и ASIC.

Хотя сейчас большая часть ЦОС ядер создается на базе уже существующих процессоров, в последнее время многие специалисты осознали необходимость разработки оригинальных ЦОС ядер, поскольку зачастую ядра на основе уже выпущенных на рынок ЦОС процессоров оказываются слишком больших размеров, содержат блоки, которые заказчик хотел бы модифицировать, и не имеют требуемого для данного применения интерфейса.

Даже такой крупный поставщик ЦОС ИС, как Motorola, рассматривает возможность использования в своих специализированных схемах ЦОС ядер, созданных другими фирмами, в том числе DSP Group, которая одной из первых поняла перспективность разработки оригинальных устройств. Фирма выпускает две серии ЦОС ядер — Pine DSPcore и OakDSPcore (“сосновое” и “дубовое” ЦОС ядра). Она заключила около 25 лицензионных соглашений (в том числе с Adaptec, LSI Logic, NEC, Siemens, Silicon Systems, VLSI Technologies и Xicor) на передачу технологии этих схем и ведет переговоры о подписании еще шести соглашений.

ЦОС ядра и технологию проектирования схем на их основе предлагают и небольшие специализированные фирмы, не причисляющие себя к изготовителям ЦОС устройств. Так, образованная в 1988 году компания Clark Design продала лицензии на технологию 16-рядного ЦОС ядра фирмам Samsung Electronics, Zilog и Intel. Продажу лицензий на ЦОС ядра стимулирует создание средств проектирования программного обеспечения и алгоритмов для

ВЗРЫВ ПРИМЕНЕНИЯ ЦОС ИС

Дома

Показ кинофильмов по желанию владельцев
Прием прямого спутникового телевидения
Игры виртуальной реальности
Поддержка сотен каналов кабельного телевидения
Энциклопедия с полноподвижными иллюстрациями
Посудомоечные машины, способные определить чистоту посуды и автоматически отключаться

В учреждении

Накопители на жестких дисках, способные хранить до нескольких гигабайт данных
Одновременная передача по одному телефонному каналу речевых сигналов и данных
Настольные системы видеоконференций, объединяющие множество пунктов
Интеллектуальные копирующие установки, заносящие откопированную информацию в соответствующий файл
Быстродействующие информационные сети, обеспечивающие мгновенный доступ к любой информации в любой точке Земного шара

В школе

Интерактивные видеоклассы, позволяющие учителю работать индивидуально с каждым учеником
Обучающие системы, выявляющие и запоминающие сильные и слабые стороны ученика и строящие урок с их учетом
Настольные системы воспроизведения клипов для подробного объяснения обсуждаемого предмета
Мгновенный доступ к библиотечным материалам

На дороге

Сотовые телефоны, выполняющие речевые команды
Индивидуальные телефоны, распознающие голос владельца
Портативные беспроводные факсимильные устройства/модемы
Автомобильные демпферы, распознающие неровности дороги и подавляющие их действие
Видеокарты, воспроизводящие местоположение автомобиля и оптимальный маршрут к пункту назначения

архитектур, получивших широкое распространение. Этим объясняется решение фирмы SGS-Thomson продать Samsung лицензию на 16-разрядные ЦОС ядра, которые она изготавливала только для собственных нужд.

В последнее время для цифровой обработки сигнала все чаще используются программные средства, реализуемые современными программируемыми пользователем вентиляемыми матрицами (FPGA) и сложными программируемыми логическими устройствами (CPLD). Плотность упаковки элементов и быстродействие этих схем достаточны для реализации многих ЦОС алгоритмов. При этом обеспечивается лучшее сочетание быстродействия, гибкости и сроков поставки на рынок, чем у ЦОС ИС (как стандартных, так и специализированных). Например, производительность 8-разрядного 8-отводного КИХ фильтра на базе стандартного ЦОС процессора составляет 6Мвыборок/с, тогда как у такого же фильтра на базе программируемого логического устройства (ПЛУ) этот показатель равен 100Мвыборок/с. 8-разрядный 16-отводной фильтр на базе ПЛУ с 8 тыс. вентилями по быстродействию в восемь раз превосходит аналогичное устройство, содержащее четыре 50МГц ЦОС процессора, а при использовании ПЛУ с 16 тыс. вентилями благодаря параллельной обработке достигается 16-кратное превосходство (рис. 5).

Архитектура ряда ПЛУ позволяет значительно упростить выполнение ЦОС алгоритмов, предусматривающих умножение на постоянную величину. Векторы, соответствующие множимому, могут быть рассчитаны заранее и записаны в просмотрную таблицу, что исключает необходимость реализации в схеме полного умножителя. Применение в ПЛУ блоков памяти достаточно большого объема позволяет реализовать специальные алгоритмы (БПФ, дискретные косинусные преобразования и т.п.), требующие хранения и быстрого нахождения промежуточных данных. И, наконец, фирмы—поставщики ПЛУ (Altera, Atmel и Xilinx) предоставляют свои изделия в виде блоков с уже

Основные тенденции развития ЦОС технологии

Параметр	Значения параметров		
	1982 г.	1992 г.	2002 г.
Площадь кристалла, мм ²	48,5	55,0	55,0
Максимальная ширина линий, мкм	3,0	0,8	0,25
Быстродействие, MIPS	5	40	400
Тактовая частота, МГц	20	80	200
Емкость ДОЗУ, выполненного на кристалле, слов	144	1К	16К
Емкость ПЗУ, выполненного на кристалле, слов	1,5К	4К	64К
Ток в пересчете на одну операцию, мА	50	2,5	0,1
Среднее число транзисторов в схеме, шт.	50К	500К	5М
Диаметр обрабатываемой пластины, мм	75	150	300
Средняя цена, долл.	150	15	1,5

записанными в них наиболее популярными ЦОС функциями. Однако фирма Xilinx считает, что число вентилей ПЛУ недостаточно для выполнения функций некоторых сложных ЦОС устройств. Другие ведущие изготовители отмечают, что комплексную обработку следует все же реализовывать аппаратными средствами, обеспечивающими большее быстродействие.

По мере расширения областей применения ЦОС технологии усиливается тенденция к совместной разработке схем цифровой обработки сигнала, поскольку ни одна полупроводниковая фирма не располагает всеми специалистами, необходимыми для создания схемы конкретного ЦОС устройства. Так, фирма Zoran, специализирующаяся в области схем для видео- и аудиосистем, сотрудничает с Dolby Laboratories, Siemens и Fuji Photo Film.

Фирма Analog Devices заключила с Acer Laboratories, Advanced Microelectronics, Aspec Technology и Mentor Graphics соглашение о создании специализированных ЦОС устройств. По соглашению Analog Devices передаст Mentor Graphics ЦОС ядро типа ADSP 2171, которое последняя включит в свою библиотеку макроячеек и предоставит сублицензии на него изготовителям комплектующих изделий. Архитектура ЦОС ядра фирмы Analog Devices будет использована Advanced Microelectronics и Acer Laboratories в специализированных ИС на базе стандартных блоков (ASSP) (повидимому, предназначенных для быстродействующих модемов). По технологии фирмы Aspec Technology Analog Devices сможет проекти-

ровать и изготавливать высокоспециализированные ЦОС ИС.

Основные тенденции в области создания ЦОС ИС такие же, как и в микроэлектронике в целом, — увеличение сложности, плотности размещения элементов и снижение стоимости (табл.).

Поскольку ЦОС процессоры все шире используются в работающих от батарей цифровых сотовых телефонах, пейджерах, модемах PCMCIA-стандарта Международной ассоциации плат памяти персональных компьютеров и дисководах портативных систем, важной проблемой становится потребляемая ими энергия.

Изготовителям портативных систем нужно, чтобы потребляемая энергия была как можно меньше прежде всего за счет уменьшения потребляемой мощности, что достигается двумя способами. Во-первых, почти все ЦОС ИС работают при напряжении источника питания 3,3В. Есть варианты на 3,0 и 2,7В. Поскольку потребляемая КМОП схемой мощность примерно пропорциональна квадрату напряжения питания, устройство на напряжение 3В потребляет на 64% меньшую мощность, чем схема на 5В.

Во-вторых, в большинстве ЦОС процессоров предусмотрен режим ожидания: когда он не работает, подача тактового импульса блокируется. Это позволяет уменьшить потребляемую мощность на несколько милливатт.

Используемые в настоящее время единицы измерения потребляемой мощности (удельная мощность в пересчете на быстродействие — мВт/MIPS или мВт/МГц)

не точны, поскольку, как правило, не указываются условия измерения. Кроме того, обнаружено, что при выполнении различных команд потребляемая мощность может отличаться в два раза. Различается она и при выполнении одной и той же команды разными процессорами. Поэтому сейчас контрольные энергетические точки необходимо разрабатывать на основе выполняемой функции.

Благодаря постоянному совершенствованию и снижению цен ЦОС схемы перестали быть экзотическими изделиями. По своей стоимости многие ЦОС ИС (особенно 16-разрядные) сопоставимы или даже превосходят 8- и 16-разрядные микроконтроллеры. Так, ЦОС процессоры одного из первых семейств фирмы Texas Instruments, TMS320C1x, при закупке партии в 1 тыс. шт. стоят 5–6 долл. Цена схемы типа TMS320C10 при закупке крупных партий равна 3 долл., что сопоставимо с ценой многих 8-разрядных микроконтроллеров. Правда, в схемах этого семейства для выполнения операции умножения с сохранением результата требуются два цикла и более. В них нет средств поддержки организации циклов или работы в циклическом режиме. Но быстродействие при умножении 16-разрядных чисел равно 5–8 MIPS, что достаточно для решения многих задач управления и обработки сигнала.

Цены на 16- и 32-разрядные ЦОС процессоры при закупке крупных партий составляют 10–20 долл. При этом низкие цены характерны не только для младших моде-

лей, но и для высокопроизводительных схем.

Больших успехов добилась фирма Texas Instruments. Цена ее 16-разрядной ЦОС схемы с фиксированной запятой TMS320C209, смонтированной в плоский корпус с четырехсторонним расположением 100 выводов, равна 5,26 долл. при закупке партии в 100 тыс. шт. Схема выполнена на базе мало мощного ядра типа TMS320C2x1, содержащего двухпортовое ОЗУ емкостью 544 слова, тестовый порт, генератор состояния ожидания, синхронный последовательный порт с буфером, хранящим до четырех слов, и универсальный асинхронный интерфейс.

Цена 32-разрядной ЦОС схемы типа TMS320C32, выполняющей операции с плавающей запятой, не превышает 10 долл. при закупке партии в 100 тыс. шт. В схему входит кэш-память программ объемом 64 слова, два блока ОЗУ объемом 256 слов, два 32-разрядных таймера, последовательный порт, а также сопроцессор прямого доступа к памяти. Ее максимальное быстродействие — 30 MIPS.

Большое внимание изготовители ЦОС устройств уделяют увеличению тактовой частоты (с 12 до 40 МГц и выше) и совершенствованию схем генерации тактовой частоты за счет ввода в схему синтезатора с фазовой подстройкой частоты (ФАПЧ). В схеме DSP56301 фирмы Motorola, работающей на тактовой частоте 80 МГц (быстродействие — максимум 40 MIPS) предусмотрен регулируемый генератор синхриимпульсов, позволяющий динамически снижать

потребляемую мощность при уменьшении нагрузки. ЦОС схемы на тактовую частоту 70–80 МГц характеризуются значительно большей вычислительной мощностью и быстродействием, чем RISC процессоры.

В течение каждого цикла ЦОС схема с конвейерной организацией выполняет несколько операций, в том числе выборку следующего набора X,Y данных, некоторые арифметические операции и умножение с сохранением результата. Кроме того, предусмотрены средства проверки окончания цикла, что позволяет избежать перегрузки.

Чем выше тактовая частота ЦОС схемы, тем, как правило, выше ее быстродействие. Правда, это соотношение справедливо только в тех случаях, когда ЦОС устройство исполняет команды, хранимые во встроенном ПЗУ или быстродействующем СОЗУ. Поэтому помимо тактовой частоты большое внимание уделяется и увеличению объема памяти ЦОС ИС. Так, наличие в схеме DSP16257 фирмы AT&T ПЗУ емкостью 72 Мбайт и ОЗУ емкостью 12 Кбайт позволяет записывать и выполнять весь требуемый для конкретного применения набор команд без обращения к внешней памяти.

Для более качественного выполнения специальных задач ЦОС схемах последних поколений предусматривают средства более «тонкой настройки», а для защиты от перегрузок арифметических операций, в том числе умножения с сохранением результата, расширяют накапливающие регистры ЦОС ИС. Примером «тонко настроенной» на конкретную область применения ЦОС ИС является выпущенное фирмой Motorola во II кв. 1995 года 24-разрядное ЦОС ядро типа 56300 (кодвое название Оникс) для цифровых сотовых систем. Быстродействие ЦОС ядра — 66 MIPS. В дальнейшем его предполагается увеличить до 100 MIPS. Еще более «тонко настроенную» схему представляет собой вариант DSP56301 для систем с высоким быстродействием. Суперконвейерная (с конвейерной организацией каждой ступени) семиступенчатая структура схе-





Рис. 1. Тенденции рынка ЦОС ИС (млн.долл.)

мы позволяет аппаратным средствам вводить новую команду с каждым тактовым импульсом. ЦОС схема работает с командами и данными длиной 24 бит, за один цикл она выполняет операцию 24х24 умножения с сохранением результата. В схему входит ОЗУ емкостью 4 Кслов, причем для ускорения команд предусмотрена возможность переопределения 1 Кслов памяти на работу в виде кэш-памяти. Кроме того, в схему встроены шестиканальный контроллер прямого доступа к памяти. Эта ЦОС схема — первая, в которой имеется интерфейс шины периферийных элементов (PCI), что облегчит ее применение в ПК и средствах комплексной обработки. Потребляемый ток схемы 1,4мА/МГц при напряжении питания 3,3В и 1,2мА/МГц при 2,7В.

Motorola также планирует выпустить 16-разрядное ЦОС ядро с фиксированной запятой типа DSP56800 (кодовое название Сокол) для систем, основное требование к которым — низкая стоимость (пейджеры, портативные радиотелефоны и др.). Эта схема станет основой новых ЦОС устройств с быстродействием 20MIPS при напряжении питания 3В.

В 1995 году фирма Analog Devices начала отгрузки семейства ADSP21xxxср — 16-разрядного ЦОС процессора с фиксированной запятой для многосигнальной обработки и программирования на языке Си. Схемы этого семейства с быстродействием 50MIPS поддерживают два последовательных порта ввода/вывода. В них предусмотрены 90 адресуемых регистров, в том числе 11 для хранения вводимых данных. Имеются также два регистра хранения 40-разрядного результата. Генераторы двойного адреса поддерживают до четырех буферов каждый. Средство быстрого прерывания позволяет распознавать и выполнять прерывание за один цикл, а контроллер прямого доступа к памяти освобождает процессорный блок от значительной части операций ввода/вывода.

Быстродействие варианта ADSP21ср01 с трехступенчатым конвейером составляет 50MIPS.



Каждый из двух последовательных портов ввода/вывода поддерживает до 32 каналов с множественным доступом и временным уплотнением при скорости передачи до 25 Мбит/с. Цена схемы в пластмассовом плоском корпусе с четырехсторонним расположением (PQFP) 160 выводов составит 33 долл. при закупке партии в 10 тыс. штук.

Самый высокий уровень интеграции достигнут в ЦОС процессоре с фиксированной запятой типа *MDSP2780* семейства *Mwave* фирмы IBM, предназначенном для ПК с возможностью комплексной обработки данных. К числу изготовленных на одном кристалле с собственным процессором периферийных устройств, ориентированных на поддержку ПК, относятся микроканальные интерфейсы с ISA архитектурой (стандарт министерства обороны США); два последовательных аудиопорта ввода/вывода (к и от кодеков); два телефонных интерфейса, эмулятор универсального асинхронного интерфейса и игровой порт. Ядро операционной системы реального масштаба времени в сочетании со специальными счетчиками позволяет планировать многоканальную обработку и улучшить планирование циклической блокировки.

ЦОС ИС с фиксированной запятой имеют меньшую разрядность и более низкую стоимость, чем устройства с плавающей запятой, но их трудно программировать. На долю таких ЦОС схем приходится около 83% объема продаж ЦОС ИС, причем доминируют на рынке 16-разрядные устройства.

ЦОС схемы с плавающей запя-

той наиболее перспективны для систем, где требуется большой объем вычислений (графические подсистемы рабочих станций, ПК старших моделей и др.). Работа с плавающей запятой облегчает выполнение операций с переменным коэффициентом пересчета, на которые обычно тратится много времени и для которых существует вероятность потери разрешения. Как правило, эти схемы представляют собой 32-разрядные устройства, которые благодаря расширенным наборам команд и ресурсам памяти перспективны для работы с языками высокого уровня.

Лучшим 32-разрядным ЦОС процессором с плавающей запятой долгое время считалась схема типа *TMS320C4x* фирмы Texas Instruments, в которой собственно ЦОС процессор объединен с четырьмя или шестью 8-разрядными портами двухпунктовой связи, обеспечивающими скорость передачи до 20Мбайт/с. В 1995 году появился мощный конкурент этой схемы — 32-разрядный ЦОС процессор с плавающей запятой типа *ADSP2106x* фирмы Analog Devices (кодовое название Акула). Он выполнен на базе ЦОС ядра схемы предыдущего поколения 21020, но снабжен многосегментным СОЗУ емкостью до 512 Кбайт. Эта память хранит большие блоки кода, что минимизирует объем требуемой внешней памяти. Правда, это не всегда удобно, поскольку ЦОС процессор работает с 32-разрядными данными и 48-разрядными командами.

В схеме предусмотрены порты двухпунктовой связи (шесть 4-раз-

рядных портов, позволяющих формировать матрицу взаимосвязанных ЦОС устройств модели Акула) и встроенный контроллер прямого доступа к памяти. Но в отличие от TMS320C4x, ее внешняя шина поддерживает режим совместно используемой памяти, что позволяет увеличить скорость передачи данных.

В сравнении с ИС TMS320C4x, тактовая частота схемы ADSP2106x выше — 33,3–40 МГц против 20–30 МГц. Но Texas Instruments проводит политику постоянного снижения цен на свои изделия, и к концу 1995 года стоимость схемы TMS320C40, на частоту 20 МГц была равна 188 долл., 80 МГц — 276 долл. при закупке партии в 1 тыс. шт. Кроме того, выпущены схемы типа C44 с четырьмя, а не шестью 8-разрядными портами и 24-, а не 32-разрядной шиной внешних адресов, стоимостью 129,7 долл. Цена на схемы фирмы Analog Devices при закупке партии в 1 тыс. шт. — 44 долл. (для схем на тактовую частоту 40 МГц) и 296 долл. (33,3 МГц), а на упрощенный вариант с СОЗУ емкостью 256 Кбайт — 249 долларов.

Внимание все большего числа разработчиков привлекают оригинальные ЦОС ядра, пригодные для обрамления специализированными ИС ASIC типа. В первую очередь это относится к 16-разрядным ЦОС ядрам с фиксированной запятой типа Pine и Oak фирмы DSP Group. Старшим является ЦОС ядро модели Oak с максимальным быстродействием 40 MIPS. В схему ядра входят два 32-разрядных накопительных регистра (и еще два для побитовых операций), а также мно-

горегистровое циклическое сдвиговое устройство. Схема поддерживает вложенные циклы без издержек. Вместе с ЦОС ядрами фирма поставляет компилятор на языке Си и библиотеку макроячеек, включая дополнительное отладочное средство.

Ведущий поставщик схем ЦОС ядер — фирма SGS-Thomson — выпустила в 1990 году первое 16-разрядное устройство с быстродействием 20 MIPS. Последняя выпущенная фирмой схема ЦОС ядра типа D950 представляет собой 16-разрядное устройство с фиксированной запятой с быстродействием 40 MIPS, работающее при напряжении 3,3 В. Схема содержит три параллельных исполнительных устройства (для расчета данных, адреса и управления программой), а также интерфейс сопроцессора.

Благодаря параллельной архитектуре схема за один цикл может считывать данные трех запоминающих устройств — одного ЗУ программ и двух ЗУ данных — без обращения к кэш-памяти. За один машинный цикл она выполняет функцию умножения с сохранением результата, выборку и декодирование команды, 40-разрядное суммирование с округлением, два параллельных перемещения данных с 16x16 умножением, две операции обновления регистра указателя адреса, формирования одиночной КИХ (16x16 бит). SGS-Thomson поставляет также библиотеку периферийных ASIC устройств и средства проектирования специализированных схем на базе ЦОС ядер.

Самой миниатюрной схемой является ЦОС ядро типа CD2450

фирмы Clarkspur, выполненное по 0,8-мкм технологии и располагаемое на кристалле площадью 1,8 μm^2 . Максимальное быстродействие схемы равно 17 MIPS. В схему входит умножитель 16x16 бит и 24-разрядный аккумулятор результата, шесть восьмиразрядных адресных регистров и два блока ОЗУ емкостью до 256x16 бит. Фирма Zilog использует это ядро в дешевых ЦОС процессорах/микроконтроллерах.

В последнее время появляется все больше высокопроизводительных технологий, выходящих за рамки классических методов цифровой обработки сигнала и обеспечивающих более высокий уровень мультипроцессорной обработки. И хотя эти новые технологии бросают вызов ЦОС ИС, их реализация невозможна без последних.

Первым представителем ЦОС нового поколения вновь стала ИС фирмы Texas Instruments — TMS320C8x, содержащая четыре (в более дешевом варианте два) 16-разрядных ЦОС процессора, 32-разрядный RISC-микропроцессор и сегментированную память. Ее уже нельзя рассматривать как чисто ЦОС ИС нового поколения. Скорее это устройство, характеризующее новое направление в средствах цифровой обработки сигнала. Вместо того, чтобы улучшить характеристики ЦОС процессоров за счет введения дополнительных регистров, исполнительных устройств и блоков памяти, разработчики создали однокристалльную мультипроцессорную схему для видеосистем с комплексной обработкой. Ее максимальное быстродействие — 3 млрд. операций в 1 с (BOPS). Самое узкое место схемы — интерфейс с накопителем, полоса пропускания которого определяет общее быстродействие системы. Для оптимизации этого параметра в схеме используют сложный контроллер ввода/вывода. ЦОС процессоры за один цикл выбирают из памяти 64-разрядную команду и два 32-разрядных слова данных, а RISC-микропроцессор — по одной команде и слову данных. Сложные ЦОС устройства под управлением 64-разрядной команды за один



Рис.3. Ведущие поставщики ЦОС процессоров

цикл могут выполнять операцию 16-битового умножения с сохранением результата, две операции сложения 16-разрядных чисел или четыре операции сложения 8-разрядных чисел.

Фирма выпустила и более дешевый вариант схемы TMS320C80 — TMS320C82, в котором на одном кристалле объединены два 16-разрядных ЦОС процессора и 32-разрядный RISC микропроцессор, устройство с плавающей запятой, матричный переключатель памяти, СОЗУ емкостью 44 Кбайт и контроллер прямого доступа к памяти. Схема работает с 64-разрядными словами команд, 32-разрядными словами данных и может за один цикл выполнить четыре операции с 8-разрядными, две с 16-разрядными, одну с 32-разрядным числом или 16-разрядное умножение с сохранением результата. Быстродействующие схемы, работающей на тактовой частоте 50МГц, равно 1,5BOPS. Контроллер прямого доступа к памяти обеспечивает скорость передачи до 400Мбайт/с. Цена схемы при закупке партии в 25 тыс. шт. — 82 доллара.

Texas Instruments — не единственный изготовитель многопроцессорных устройств. В начале 1996 года 16-разрядное процессорное ядро DSP56800 для радиотелефонов портативных коммуникаторов (компьютеров с возможностью установления телефонной связи), а также дисководов накопителей с высокой плотностью записи информации выпустила фирма Motorola. Схема, объединяющая ЦОС процессор и микроконтроллер, монтируется в 100-выводной корпус TQFP-типа.

За счет отказа от редко используемых или усложняющих архитектуру схемы команд разработчикам удалось сократить на одну треть размер программы, выполняемой многопроцессорным устройством. Благодаря удачно выбранному набору команд и архитектуре схемы достигнуто быстродействие DSP56800 20MIPS при тактовой частоте 40МГц.

Motorola выпускает схемы двух конфигураций: DSP56L811, содержащую ОЗУ программ емкостью 4Кбайт и DSP56L812 с ПЗУ про-



Рис.4. Структура рынка ЦОС процессоров по типам

грамм емкостью 44Кбайт, ПЗУ данных емкостью 4Кбайт и ОЗУ данных емкостью 4байт.

Альтернативой многопроцессорным схемам являются ЦОС устройства с более универсальной структурой, поддерживающей работу со VLIW-словами (Very Long Instruction Words), позволяющими задавать одной командой несколько операций. В VLIW-слове каждая операция имеет свою позицию, что исключает применение фиксированного набора команд. Такой подход обеспечивает большую гибкость при объединении операций с целью выполнения конкретных требований системы.

Основное достоинство VLIW команд — техника компиляции. В отличие от суперскалярных RISC микропроцессоров, в которых аппаратные средства буферизуют и динамически планируют операции, VLIW компилятор просматривает действие схемы достаточно далеко вперед для формирования компактного, с высоким коэффициентом полезности, кода. Методы компиляции с использованием

VLIW слов предусматривают планирование трассировок, при котором код компилируется на основе большого периода ожидания реакции программы; оптимизацию окончательного кодового набора на основе контроля трассировок; исключение зависимостей регистров за счет их переименования и переназначения. Выполнению последнего способствует большой банк регистров.

Одним из первых VLIW технологию освоило отделение концерна Philips в США — Philips Semiconductor, где была разработана схема ЦОС процессора семейства Tri-Media (TM-PC). Слово команды большой длины содержит пять позиций команд или операций. Технические средства схемы за один цикл направляют пяти (из 27) функциональным блокам пять команд. Как и в суперскалярных RISC-микропроцессорах, схема серии TM-PC имеет конвейерную организацию. Первая разработанная на фирме Philips Semiconductor схема имеет пятиступенчатую структуру с 3У данных емкостью 16




Рис.5. Сравнение быстродействия 16-отводного 8-разрядного КИХ-фильтра

Кбайт и кэш-памятью команд емкостью 32 Кбайт.

Изготовленная на кристалле с процессором схема перемещения пересылает четыре потока данных из двух внешних буферов на основе синхронных ДОЗУ (СДОЗУ) по PCI шине, выполняет такие операции над потоком данных, как усечение графического изображения в четырех окнах (максимум) и преобразование вводимых видеосигналов в цветные RGB (красный, зеленый, голубой).

Кодирование схемы семейства TM-PC больше напоминает кодирование на языке Си, чем работу со сложным языком ассемблера. Набор команд записывается в конструкциях языка Си. Тактовая частота VLIW схемы равна 100МГц, быстродействие при вводе команд пяти функциональным блокам составляет 500 млн. операций в 1 с (MOPS). По утверждению разработчиков, быстродействие схемы может достигать 400MOPS. Несмотря на столь высокое быстродействие и расширенные возможности, стоимость схемы, появление которой на рынке ожидалось к середине 1996 года, не превысит 50 долларов.

Интересен подход фирмы Chromatic Research к созданию ЦОС устройств, пригодных для комплексной обработки. В схеме семейства Mpract фирмы объединены технологии VLIW, суперкомпьютерной векторной обработки и цифровой обработки сигнала. Каждый цикл в схему вводится VLIW слово, содержащее две команды, каждая из которых может задействовать от двух до 16 целочисленных операндов. Специальные командные функции реализуют пересылку строки битов, дискретное преобразование синус/косинус и адаптивную фильтрацию.

Промежуточные операнды и переменные хранятся в многопортовом СДОЗУ емкостью 4 Кбайт. Работу процессора поддерживает ДОЗУ с архитектурой интерфейса фирмы Rambus (РДОЗУ) емкостью 2 Мбайт, обеспечивающее максимальную скорость пакетной передачи 500Мбайт/с.

Благодаря ядру ОС реального масштаба времени схема может

одновременно выполнять несколько задач комплексной обработки. В качестве буфера потоков вводимых и выводимых данных используется быстродействующая память магазинного типа (FIFO). В схеме предусмотрены следующие интерфейсы: видео-; четыре последовательных порта; 8-разрядный периферийный порт; порт координатной ручки (джойстика) и 8-/16-разрядный порт дисплея.

На создание схемы, разработку ее программных средств, передачу технологии изготовителям, которым позже будут проданы лицензии, Chromatic Research затратила 40 млн. долл. В III кв. 1996 года она должна была передать технологию процессора Mpract своим партнерам — Toshiba и LG Semicon (бывшая Goldstar). Они будут выпускать и продавать схему, тогда как Chromatic — поставлять программные модули для объединения схем с двух- и трехмерными графическими системами, аудио/видеоаппаратурой, факсимильными устройствами/модемами, системами видеоконференций и телефонии. Схемы найдут применение в системах сжатия/растяжения видеосигнала (в соответствии с MPEG-1 и MPEG-2 стандартами), двух- и трехмерных графических системах, аудиоаппаратуре, факсимильных устройствах/средствах видеоконференций. По оценкам фирмы, стоимость запрограммированной и отлаженной схемы семейства Mpract с полным набором пакетов программ и драйверами составит 150 долл. “Чистую” схему LG Semicon будет продавать по цене 80 тыс. долл. при закупке партии в 25 тыс. штук. Toshiba цену на нее еще не установила.

Обе схемы TM-PC и Mpract предназначены для весьма прибыльного рынка мультимедиа ПК. Выйти на этот рынок стремится и фирма IBM, где разработана схема, содержащая матрицу 4x4(16) процессорных элементов с новой, “свернутой” структурой. Процессор семейства Mwave со свернутой матрицей преобразования сигнала (Mwave Folded Array Signal Transform — MFAST) может выполнять функции устройства с VLIW архитектурой. По утверждению раз-

работчиков, быстродействие схемы с MFAST матрицей 4x4 процессоров, работающей на тактовой частоте 50 МГц, при выполнении 16-разрядных операций составляет 10 BOPS, а при выполнении операций с плавающей запятой с одинарной точностью — 5 BOPS. При необходимости возможно расширение или реконфигурация архитектуры схемы. Для выполнения специальных функций могут быть сконфигурированы матрицы различных размеров.

Как утверждают разработчики нового поколения схем цифровой обработки сигнала, процессоры типа Mpract позволяют выводить функции комплексной обработки, не меняя существующие аппаратные средства системы. Правда, их оппоненты — фирмы, выпускающие мультимедие средства (3S, Cirrus Logics, Trident и др.), — считают, что “любая специализированная система, которую можно реализовать аппаратными средствами на базе схем с относительно небольшим числом вентиляей, по определению, будет иметь большее быстродействие, чем универсальный процессор, с помощью которого пытаются решить многие задачи”.

- Electronic Business Today,*
1996, v.22, N3, pp.59-71
Computer Design,
1995, v.34, N12, pp.69-90
Electronic Components,
1995, v.8, N4, pp.130-172
Byte, 1996, v.21, N6, pp.59,60
Electronic Engineering Times,
1996, N893, p.1,118.
Electronic Engineering Times,
1996, N890, pp.18
Electronic Engineering Times,
1996, N884, pp.1,136
Electronic Engineering Times,
1996, N903, p.116
Electronic Engineering Times,
1995, N873, p.110
Electronic News,
1995, v.41, N2081, pp/1,8,18
Electronic News,
1996, v.42, N2107, p.56
Computer Design,
1996, v.35, N6, p.22
Electronic Engineering Times,
1995, N879, p46,84
STATUS 96, pp.6-16—6-23