

Многослойные печатные платы компании «ПСБ технологии»

А. Чернышов¹

УДК 621.3 | ВАК 05.27.01

ООО «ПСБ технологии» поставляет печатные платы уже более 20 лет. За это время компания зарекомендовала себя как производитель сложных и надежных изделий. Специалисты компании обеспечивают реализацию проектов даже, казалось бы, с технически невыполнимыми требованиями. О ряде достижений ООО «ПСБ технологии» по созданию многослойных печатных плат рассказывается в статье.

Рассмотрим несколько примеров печатных плат, изготовленных компанией «ПСБ технологии».

Пример 1. Толщина платы часто является непреодолимым препятствием для выполнения сложных многослойных проектов. В таких проектах часто требуется выполнение переходных отверстий с предельно малыми диаметрами. Но решение подобной задачи может упереться в пределы технологических возможностей выполнения сквозных металлизированных отверстий в плате большой толщины (табл. 1).

Как видно из табл. 1, отношение диаметра отверстия к толщине платы (aspect ratio) не является постоянным коэффициентом – оно увеличивается при уменьшении диаметра отверстия.

В отдельных случаях подобное ограничение можно обойти. Нами была изготовлена плата толщиной 1,5 мм с переходными отверстиями диаметром 0,15/0,3 мм (рис. 1). Ограничение по допустимой толщине платы для сквозных отверстий малого диаметра удалось обойти путем замены сквозных переходных отверстий на комбинацию скрытых отверстий между вторым и предпоследним слоями и лазерных микроотверстий с двух внешних сторон платы.

Если на плате есть BGA-компоненты и дифференциальные пары, проходящие на внутренние ряды выводов, то диаметры переходных отверстий составят 0,25–0,2 мм. При толщине платы 2,0–2,5 мм aspect ratio должно быть 1/10 или менее.

Параметры проекта получаются на пределе технологических возможностей производства, но, тем не менее, с большой вероятностью такой проект можно реализовать.

Пример 2. Технологически любая плата состоит из трех видов материалов: фольгированных ламинатов (ядер), препрегов (связующих прокладок без медной фольги) и слоев медной фольги (рис. 2). В структуре платы ядра и препреги чередуются, и это влияет на то, какие типы межслойных отверстий, каким образом и с какими диаметрами можно изготовить.

Типичный способ формирования слепых отверстий методом последовательного прессования предполагает, что отверстия в процессе изготовления выполняются

Таблица 1. Зависимость максимальной толщины платы от минимальных диаметров сквозных отверстий^{*, **}

Минимальный диаметр металлизированного отверстия в проекте, мм	Обычное производство		Передовое производство (advanced manufacture)	
	Aspect ratio	Максимальная толщина платы, мм	Aspect ratio	Максимальная толщина платы, мм
>0,4	1/20	8	1/20	8
0,4	1/16	6,4	1/16	6,4
0,35	1/12	4,2	1/16	5,6
0,3	1/12	3,6	1/12	3,6
0,25	1/10	2,5	1/12	3
0,2	1/8	1,6	1/12	2,4
0,15	1/8	1,2	1/10	1,2

^{*} У разных заводов-изготовителей указанные параметры могут отличаться.

^{**} Максимальное значение aspect ratio (отношение диаметра отверстия к толщине платы) для слепых лазерных микроотверстий – 0,75/1.

¹ ООО «ПСБ технологии», инженер, a.chernishov@pcbtech.ru.

Тип материала	Слой	Толщины исходных материалов, мкм	Финишная толщина фольги
Медь	1	12	35
Препрег		80	
Медь	2	18	18
Ядро FR4 1,2 мм	18/18 мкм	1 165	
Медь	3	18	18
Препрег		80	
Медь	4	12	35

Финишная толщина платы 1,5 мм ±10%

Рис. 1. Структура платы с заменой сквозных отверстий на комбинацию слепых и скрытых

сквозной сверловкой (всей структуры или отдельной ее части), поэтому взаимное пересечение несквозных отверстий будет технологически недопустимо (рис. 3). Метод последовательного прессования позволяет делать слепые



Рис. 2. Материалы в структуре платы

отверстия с диаметрами 0,15–0,4 (0,5) мм, что во многом соответствует платам только со сквозными отверстиями.

Существует и другой метод выполнения слепых отверстий – лазерная сверловка. В этом случае отверстия (обычно с диаметром 0,1 мм) изначально являются слепыми, поэтому для получения качественной металлизации они выполняются только в тонких препрегах (обычно




Рис. 3. Примеры структур со слепыми отверстиями «под последовательное прессование»: а – три этапа прессовки; б – пять этапов прессовки




Рис. 4. Примеры стандартных структур со слепыми лазерными микроотверстиями:
 а – структура вида 1-N-1 – по одному слепому микроотверстию с каждой стороны платы;
 б – структура вида 2-N-2 – с двумя микроотверстиями с каждой стороны платы

70–80 мкм, поскольку толщина препрега должна быть меньше диаметра отверстия).

Слепые лазерные микроотверстия могут полностью заполняться медью в процессе металлизации, поэтому в сложной структуре их можно выполнять одно над другим (рис. 4).

Необходимость оптимальной трассировки всех проводников проекта может вступать в противоречие с технологическими возможностями производства, когда вследствие особенностей проекта нужно иметь возможность применять не просто несквозные отверстия, а, фактически, «с любого слоя на любой». В этом случае обычный метод последовательного прессования не позволит выполнить взаимно пересекающиеся типы отверстий, а стандартные структуры с лазерными микроотверстиями не обеспечивают всех вариантов возможных межслойных соединений. Изготовить платы со сложными типами межслойных соединений можно, совмещая два названных выше метода – последовательное прессование и лазерные микроотверстия. Переходные отверстия между более чем двумя соседними слоями изготавливают путем последовательного выполнения лазерных микроотверстий одного над другим в одну «стопку» – stacked microvias. При этом для обеспечения возможности выполнения одного отверстия над другим нижнее отверстие полностью заполняется медью в процессе металлизации.

Stacked micro-vias позволяют выполнить платы с самыми «невероятными» структурами, сложность которых ограничена только фантазией разработчика (рис. 5).

Структуру переходных отверстий в приведенном примере проекта сложно назвать оптимальной как для выполнения трассировки, так и в отношении технологичности и стоимости изготовления. Тем не менее, компания «ПСБ технологии» может обеспечить реализацию и таких сложных проектов (рис. 6, 7).

Пример 3. Проекты с нормами проводник/зазор до 3/3 мил (0,0762/0,0762 мм) уже давно не являются редкостью. Также часто применяются переходные отверстия 0,2/0,4 мм (отверстие/площадка) и даже 0,15/0,3 мм (для плат с допустимой максимальной толщиной). Номинальная ширина поясков металлизации таких отверстий составляет всего 0,1–0,075 мм, что предъявляет высокие требования к производству не только в отношении выполнения предельно узких проводников и зазоров, но и в плане точности сверловки.

Основываясь только на перечисленных допустимых предельных значениях параметров, может возникнуть соблазн «тотального» (по всей площади платы) применения этих параметров в проекте. При этом разработчики могут не знать, что у проектов есть и другие параметры, влияющие на сложность производства. Одним из таких параметров является зазор между краем отверстия




Рис. 5. Структура платы из реального заказа: а - структура платы в исходном проекте; б - структура платы, использованная при изготовлении





Рис. 6. Переходные отверстия, выполненные по технологии stacked micro-vias

Рис. 7. Микроструктура платы, изготовленной с применением технологии stacked micro-vias

в проекте и ближайшим проводником, полигоном или контактной площадкой другой цепи.

отверстия 0,2/0,4 мм (зазор 0,2 мм равен сумме зазора 0,1 мм и ширины пояска металлизации 0,1 мм). На негативных слоях питания зазор от отверстия до полигона другой цепи соответствует ширине пояска выреза вокруг неподключенного отверстия.

Для обычного производства зазор между краем отверстия в проекте и проводником другой цепи должен быть не меньше 0,25–0,2 мм. С учетом того, что диаметр сверла на 0,1–0,15 мм больше, чем номинальный диаметр отверстия, расчетный зазор получается меньше. Стандартная точность позиционирования отверстий до ±3 мил (~0,08 мм) может уменьшить зазор до предела, поэтому остаточная толщина диэлектрика между металлизацией отверстия и проводником в реальной плате может получиться очень небольшой.

Выявить нарушение в исходной программе очень сложно, поскольку нужные типы проверок могут просто отсутствовать. Удаляя контактные площадки (пояски металлизации) у переходных отверстий на внутренних слоях и выполняя при автоматизированной трассировке все зазоры по 75 мкм, можно легко получить зазор от проводника до отверстия без площадки в 75 мкм. При проверке соответствия проекта правилам проектирования (Design Rule Checking, DRC) зазор от края отверстия до проводника обычно не контролируется. При неудачных настройках

Зазор 0,2 мм от отверстия до проводника другой цепи соответствует ситуации размещения проводника с зазором 0,1 мм до пояска металлизации переходного




Рис. 8. Переходные отверстия без поясков металлизации: а - в программе проектирования; б - в программе проверки Gerber-файлов при подготовке к производству




Рис. 9. Расположение отверстий (голубой цвет – слепые отверстия в слоях 5–8; малиновый – сквозные отверстия)

поясков отверстий и зазоров можно получить в многослойной плате до нескольких сотен нарушений зазора «край отверстия – проводник» (PTH to Copper) (рис. 8).

В отдельных случаях, по согласованию с заводом-изготовителем, зазор «край отверстия – проводник» может быть уменьшен до 0,175 мм или даже до 0,15 мм. Компании «ПСБ Технологии» удалось изготовить 8-слойные платы с зазорами «проводник – отверстие» 0,175 мм (рис. 9). В проекте присутствуют два типа слепых отверстий L1–L4 и L5–L8, выполненных методом последовательного прессования: сначала слоев 1–4 и 5–8, а потом общей прессовкой в одну структуру. При этом количество отверстий в проекте более 16000. Хотя сквозных отверстий только около 500, с учетом трех этапов прессовки и номинального зазора «край отверстия – проводник», равного 0,175 мм, сложность реализованного проекта была очень высокая.

При изготовлении плат мы готовы взяться за очень сложные заказы, но рекомендуем аккуратно подбирать параметры топологии и оценивать их в совокупности друг с другом. Предельные параметры следует использовать только в случае крайней необходимости и только в узких местах.

ГОТОВИТСЯ К ИЗДАНИЮ



ПРОЕКТИРОВАНИЕ ПЕЧАТНЫХ ПЛАТ В ORCAD CAPTURE И ORCAD PCB EDITOR

Митцнер К., Доу Б., Акулин А., Супонин А., Мюллер Д.
2-е изд.

М.: ТЕХНОСФЕРА,
2022. — Ок. 600 с.

Второе издание книги представляет собой практическую инструкцию, позволяющую использовать пакет программ OrCAD в проектировании и производстве печатных плат. Главы книги охватывают вопросы проектирования печатных плат, моделирования аналого-цифровых схем с помощью программы PSpice, разработки нестандартных компонентов схемы, моделирования линий передачи при проектировании и разводке схем и т. д.

Эта книга одинаково полезна как для начинающих, так и для опытных проектировщиков, так как она освещает базовые принципы и максимальные возможности программ для оптимального проектирования.

КАК ЗАКАЗАТЬ НАШИ КНИГИ?

✉ 125319, Москва, а/я 91; ☎ +7 495 234-0110; 📠 +7 495 956-3346; knigi@technosphera.ru, sales@technosphera.ru

МИКРОСХЕМЫ БЫСТРОДЕЙСТВУЮЩИХ ПРИЕМОПЕРЕДАТЧИКОВ ИНТЕРФЕЙСА LVDS 5560ИН9У И 5560ИН10У

Микросхемы 5560ИН9У и 5560ИН10У категории качества «ВП» – низковольтные быстродействующие приемопередатчики интерфейса LVDS с напряжением питания 3,3 В для применения в аппаратуре специального назначения. Микросхема 5560ИН9У содержит два передатчика с отдельными входами разрешения высоким уровнем напряжения и два приемника без входов разрешения по стандарту LVDS. Микросхема 5560ИН10У содержит два передатчика с отдельными входами разрешения высоким уровнем напряжения и два приемника со встроенными терминальными резисторами без входов разрешения по стандарту LVDS. Микросхемы 5560ИН9У и 5560ИН10У изготавливаются в малогабаритных металлокерамических корпусах типа МК 5119.16-А.

Функциональными аналогами микросхем 5560ИН9У и 5560ИН10У являются соответственно микросхемы SN65LVDS051 и SN65LVDT051 компании Texas Instruments.

Технические условия – АЕЯР.431200.765-09 ТУ.

Таблица 1. Электрические параметры микросхем при приемке и поставке (при $U_{CC} = 3,0 \div 3,6$ В)

Наименование параметра, единица измерения, режим измерения	Буквенное обозначение параметра	Норма параметра		Температура среды, °С
		не менее	не более	
1	2	3	4	5
Ток потребления, мА активный режим, приемник не нагружен, нагрузка передатчика $R_L = 100$ Ом передатчик разрешен, приемник выключен, нагрузка передатчика $R_L = 100$ Ом	I_{CC1} I_{CC1}	– –	20 16	25 ± 10 , –60, 125
Входное напряжение высокого уровня на входах управления, В	U_{IH}	2,0	U_{CC}	
Входное напряжение низкого уровня на входах управления, В	U_{IL}	0	0,8	
Электрические параметры приемника				
Выходное напряжение низкого уровня, В при $I_{OL} = 8,0$ мА	U_{OL}	–	0,4	25 ± 10 , –60, 125
Выходное напряжение высокого уровня, В, при $I_{OH} = -8,0$ мА	U_{OH}	2,4	–	
при $I_{OH} = -4,0$ мА		2,8	–	
Входной ток по входам А или В, мкА при $U_i = 0$	I_i	–2,0	–20	
при $U_i = 2,4$ В		–1,2	–	
Электрические параметры передатчика				
Выходное дифференциальное напряжение, мВ при $R_L = 100$ Ом	U_{OD}	±247	±454	25 ± 10 , –60, 125
Разность выходных дифференциальных напряжений, мВ при $R_L = 100$ Ом	ΔU_{OD}	–50	50	
Выходное напряжение смещения относительно общего вывода, В при $R_L = 49,9$ Ом	U_{OC}	1,125	1,375	
Разность выходных напряжений смещения относительно общего вывода, мВ при $R_L = 49,9$ Ом	ΔU_{OC}	–50	50	
Размах выходного напряжения смещения относительно общего вывода при переключении, мВ при $R_L = 49,9$ Ом; $C_L = 10$ пФ	$U_{OC PP}$	–	150	
Время задержки распространения при включении/выключении, нс при $C_L = 10$ пФ; $R_L = 100$ Ом	t_{PHLD} / t_{PLHD}	–	4,5	

Таблица 2. Таблица истинности передатчика

Входы		Выходы	
D	DE	Y	\bar{Y}
H	H	H	L
L	H	L	H
Открыт	H	L	H
X	L	Z	Z

H – высокий уровень напряжения;
 X – низкий или высокий уровень напряжения;
 L – низкий уровень напряжения;
 Z – выход в состоянии «выключено»;
 * – неопределенное состояние.

Таблица 3. Таблица истинности приемника

Входы	Выход
$U_{ID} = A - \bar{B}$	R
$U_{ID} \geq +100$ мВ	H
-100 мВ $\leq U_{ID} \leq +100$ мВ	*
$U_{ID} \leq -100$ мВ	L
Открыт	H
X	Z

Рис. 1. Схема электрическая структурная микросхемы 5560ИН9У





Рис. 2. Схема электрическая структурная микросхемы 5560ИН10У



Микросхемы 5560ИН9У и 5560ИН10У являются стойкими к воздействию специальных факторов 7.И, 7.С и 7.К по ГОСТ РВ 20.39.414.2 с характеристиками 7.И₁ – 4Ус, 7.И₆ – 3×5Ус, 7.И₇ – 7×4Ус, 7.С₁ – 4Ус, 7.С₄ – 3×4Ус, 7.К₁ – 0,3×2К, 7.К₄ – 0,3×1К, 7.К₉ (7.К₁₀) – является нечувствительной по ОРЭ отказов (ТЭ и КО), 7.К₁₁ (7.К₁₂) – не менее 60 МэВ×см²/мг.

Планируемый срок начала освоения в серийном производстве микросхем 5560ИН9У и 5560ИН10У – 1 кв. 2022 г.