# Диверсификация проекта последовательного КИХ-фильтра в базисе ПЛИС Cyclone IV от компании Altera

А. Строгонов, д. т. н.<sup>1</sup>, И. Семейкин, к. т. н.<sup>2</sup>

УДК 621.3.049.774 | ВАК 05.27.01

При разработке сложных проектов на базе отечественных ПЛИС часто возникают трудности, связанные с ограниченными ресурсами и быстродействием. Например, для создания последовательного КИХ-фильтра на основе ПЛИС требуется всего один умножитель и аккумулятор, однако при реализации этой схемы в составе сложного проекта в базисе отечественных ПЛИС разработчик может столкнуться с недостаточным количеством блоков встроенной памяти или ЦОС-блоков, при этом тактовая частота отечественных ПЛИС не превышает 250 МГц. В статье рассматривается диверсификация (разнообразие схемных решений) проекта последовательного КИХ-фильтра в базисе ПЛИС серии Cyclone IV компании Altera на основе демонстрационного примера fir\_filter в САПР Quartus II в условиях ограничения аппаратных ресурсов, предложены пути преодоления этих ограничений.

араллельная структура позволяет вычислять результат фильтрации за один такт синхроимпульса. Параллельные фильтры обеспечивают наивысшую производительность, но требуют значительных аппаратных ресурсов ПЛИС. Механизм конвейерной обработки позволяет создавать фильтры с частотой от 120 до 300 МГц и выше.

На рис. 1 показана структура последовательного КИХфильтра на четыре отвода с использованием одного блока умножения и накопления (МАС-блока). КИХ-фильтры, использующие в своей структуре блоки умножения и накопления, в зарубежной литературе называют МАС FIR filter (МАС КИХ-фильтры) [1, 2]. В структуре простейшего (single) МАС КИХ-фильтра, в отличие от полного параллельного фильтра, используется один умножитель с аккумулятором. Такой компромиссный вариант снижает аппаратные затраты в N раз, но также снижает и пропускную способность фильтра на тот же коэффициент. В МАС КИХ-фильтрах пропускная способность выборки обратно пропорциональна количеству его отводов, то есть при увеличении длины фильтра частота дискретизации

<sup>1</sup> Воронежский государственный технический университет, профессор кафедры полупроводниковой электроники и наноэлектроники, тел. +7 910 247-14-70, andreistrogonov@mail.ru.

<sup>2</sup> AO «НИИЭТ», технический директор, igorsemeykin@list.ru.

системы пропорционально уменьшается. МАС-блок может быть реализован как на аппаратных ЦОС-блоках, так и на логических ресурсах ПЛИС.

Отказаться от использования аппаратных умножителей ЦОС-блоков позволяет распределенная арифметика [3]. В этом случае частота дискретизации КИХ-фильтра уже не будет зависеть от его длины. Например, в мегаядре



**Рис. 1.** Блок-схема КИХ-фильтра на четыре отвода с использованием одного МАС-блока



Рис. 2. Блок-схема КИХ-фильтра с использованием ЦОСблока DSP48 ПЛИС Virtex-4

(MegaCore) Altera FIR Compiler и в генераторе параметризированных ядер Xilinx CORE Generator реализована поддержка параллельной и последовательной распределенной арифметики.

В случае низкой частоты дискретизации сигнала и большого количества коэффициентов КИХ-фильтра последовательная структура МАС КИХ-фильтра является оптимальной, а использование двухпортовой блочной памяти ПЛИС в конфигурации смешанного режима позволяет реализовать линию задержки на ОЗУ (циклический буфер входных данных) и ПЗУ для хранения коэффициентов фильтра.

На рис. 2 показан КИХ-фильтр с использованием ЦОС-блока DSP48 ПЛИС Xilinx Virtex-4 для реализации операций умножения и накопления и блочной памяти ПЛИС [2]. Данные записываются и считываются из порта А (режим ОЗУ), а коэффициенты считываются только из порта В (режим ПЗУ). В отличие от структуры параллельного КИХ-фильтра требуется наличие управляющего автомата (блок «Управление»), который обеспечивает необходимую адресную логику для организации циклического буфера ОЗУ для порта А (линия задержки) и В (ПЗУ), а также вырабатывает сигналы разрешения загрузки данных и коэффициентов в МАС-блок и захвата в регистр результата в случае, если результат накопления не может быть немедленно использован в последующей обработке. Также необходим учет латентности работы основных узлов фильтра. Так для формирования корректных значений на выходе МАС-блока и их последующего захвата регистром результата необходимо сигнал WE управляющего автомата задержать на четыре такта синхроимпульса.

## ПРАКТИЧЕСКАЯ РЕАЛИЗАЦИЯ SINGLE MAC КИХ-ФИЛЬТРОВ В БАЗИСЕ ПЛИС ALTERA

Рассматриваемый проект fir\_filter последовательного КИХ-фильтра на четыре отвода представлен в САПР Altera Quartus II Version 13.1. Проект можно найти по ссылке altera/13.1/quartus/designs/fir\_filter. Кроме того, проект доступен и в более ранних САПР Altera Quartus II, а также в старших версиях САПР Quartus Prime.

В учебном пособии [4] подробно рассматривается этот же проект для реализации в ПЛИС серии APEX20K EP20K100QC208-1 с использованием анализа временных характеристик в САПР Quartus II. В оригинальном представлении его можно найти в Quartus Tutorial version 1999.10 Revision 2.

Обратим внимание лишь на некоторые моменты проекта fir\_filter. В проекте fir\_filter входной сигнал и коэффициенты фильтра представлены с 8- и 3-битной точностью, а умножитель настроен на выполнение операций с числами без знака. Произведение представляется с 11-разрядной точностью, а аккумулятор выдает результат с 8-разрядной точностью.

Умножитель разработан на мегафункции lpm\_mult, а аккумулятор описан на языке Verilog. Умножитель представлен символом, а линия задержки, коэффициенты, аккумулятор и управляющий автомат — в виде блок-схем. Умножитель настроен для работы с числами без знака в асинхронном (умножитель без синхронизации), а сумматор в синхронном режиме.

Проект использует многотактовую синхронизацию (два синхросигнала clk и clkx2). Синхросигнал clk используется для тактирования линией задержки и внутреннего регистра аккумулятора, а clkx2 – для тактирования регистром результата. Период синхросигнала clk в два раза больше clkx2.

Линия задержки (taps.v), ПЗУ для хранения коэффициентов (hvalues.v), управляющий автомат (state\_m) и аккумулятор (acc.v) в оригинальном проекте представлены на языке Verilog. Verilog-коды функциональных блоков представлены в учебном пособии [4].

## Вариант 1

Это вариант последовательного КИХ-фильтра на четыре отвода с использованием мегафункции умножения LPM\_MULT (асинхронный режим) и накопления ALTACCUMULATE.



# **Рис. 3.** Проект последовательного КИХ-фильтра на четыре отвода с использованием мегафункции умножения LPM\_MULT (асинхронный режим) и накопления ALTACCUMULATE

Адаптируем оригинальный проект fir\_filter к задаче проектирования последовательного КИХ-фильтра на четыре отвода [5–7]  $y = C_0 x_0 + C_1 x_1 + C_2 x_2 + C_3 x_3$  со следующими коэффициентами  $C_0 = -2$ ,  $C_1 = -1$ ,  $C_2 = 7$ ,  $C_3 = 6$  в базисе ПЛИС Cyclone IV EP4CGX22CFI9C6 (содержит 80 умножителей с размерностью операндов 9×9). Входной сигнал и коэффициенты фильтра представим с 8-разрядной точностью.

Для линии задержки (taps.v), ПЗУ для хранения коэффициентов (hvalues.v) и управляющего автомата (state\_m.v) используем оригинальный Verilog-код [4]. Умножитель настроен на работу с числами со знаком в асинхронном режиме. Во всех рассматриваемых вариантах реализации КИХфильтра умножитель строится на аппаратном умножителе ЦОС-блока, без использования логических ресурсов ПЛИС.

На рис. 3 показан проект последовательного КИХфильтра на четыре отвода, а на рис. 4 демонстрируется функциональное моделирование прохождения сигнала по структуре КИХ-фильтра. На вход фильтра поступает сигнал – 5, 3, 1, 0, 0 и 0 и т. д. Правильные значения на выходе фильтра: 10, –1, –40, –10, 25, 6 и т. д.



**Рис. 4.** Функциональное моделирование прохождения сигнала по структуре КИХ-фильтра на четыре отвода (асинхронный режим работы умножителя)



# комплексные поставки ЭКБ

# ВСЯ ПОСТАВЛЯЕМАЯ ПРОДУКЦИЯ ПРОХОДИТ

# «ВХОДНОЙ КОНТРОЛЬ» И «ИДЕНТИФИКАЦИЮ»

АО «ТЕСТПРИБОР» осуществляет комплексные поставки электронных компонентов отечественного и иностранного производства для различного применения классов:

Industrial,
 Military,
 Space

(HH)



# ПРОГРАММА ПОСТАВОК

- Микросхемы
- плис
- СБИС
- Источники питания
- Преобразователи
- Конденсаторы
- Резисторы
- Транзисторы
- Диоды
- Реле
- Переключатели
- Разъемы
- Фильтры
- Аттенюаторы
- Ответвители



# **Рис. 5.** Проект последовательного КИХ-фильтра на четыре отвода с использованием мегафункции умножения LPM\_MULT (синхронный режим) и накопления ALTACCUMULATE

Аккумулятор работает в синхронном режиме, и его латентность составляет один такт синхросигнала. Для согласования работы управляющего автомата и аккумулятора необходимо выходной сигнал first автомата подключить ко входу сигнала синхронной загрузки аккумулятора sload.

Результат умножения и вычисления суммы произведений представляются с 16-разрядной точностью. Для получения правильных значений профильтрованного сигнала на выходе yn\_out[15..0] необходимо выходной сигнал follow управляющего автомата задержать на два такта синхросигнала и подключить его ко входу разрешения тактирования епа регистра результата.

## Вариант 2

Этот вариант представляет собой модификацию варианта l, в котором умножитель работает в синхронном режиме (рис. 5, 6). Остальные блоки без изменений. Латентность умножителя и аккумулятора составляет один такт



**Рис. 6.** Функциональное моделирование прохождения сигнала по структуре КИХ-фильтра на четыре отвода (умножитель в синхронном режиме)



# **Рис. 7.** Проект последовательного КИХ-фильтра на четыре отвода с использованием МАС-блока (мегафункция ALTMULT\_ACCUM)

синхросигнала. Для согласования работы управляющего автомата, умножителя и аккумулятора необходимо выходной сигнал first автомата задержать на один такт синхросигнала с помощью двухтактного триггера, выход которого подключен ко входу сигнала синхронной загрузки аккумулятора sload. А сигнал follow задержать на два такта с помощью двух триггеров.

## Вариант 3

Рассмотрим вариант, когда умножитель и аккумулятор реализованы на мегафункции умножения и накопления ALTMULT\_ACCUM без регистров на входах и выходах умножителя (рис. 7). Линия задержки, ПЗУ, управляющий автомат представлены оригинальным Verilog-кодом. Выходной сигнал автомата first необходимо подключить ко входу синхронной загрузки аккумулятора accum\_sload. Для получения правильных значений профильтрованного сигнала на выходе yn\_out[15..0] необходимо выходной сигнал follow задержать на один такт синхросигнала, поскольку умножитель в мегафункции ALTMULT\_ACCUM работает в асинхронном режиме.

## Вариант 4

В этом варианте рассматривается последовательный КИХ-фильтр на четыре отвода с использованием управляющего автомата, разработанного с помощью редактора State Flow. На основе оригинального Verilogкода управляющего автомата (state\_m.v) с помощью







# **Рис. 9.** Проект последовательного КИХ-фильтра на четыре отвода с использованием VHDL-кода, извлеченного из графического представления управляющего автомата

редактора State Flow восстановим его графическое представление (рис. 8) и извлечем в автоматическом режиме из его описания VHDL-код (SM\_fir.vhd). Остальные блоки и учет латентности – как в варианте 3. Каких-либо дополнительных согласований работы блоков по латентности не требуется. Выходной сигнал follow необходимо задержать на один такт синхросигнала. Интересен вариант 4 представлением адресного сигнала sel[1..0]. В графическом схемном редакторе используется иное обозначение – sel[1:0]. На рис. 9 показан проект последовательного КИХ-фильтра с использованием VHDL-кода, извлеченного из графического представления. Функциональное моделирование (рис. 10) подтверждает правильность работы данного варианта.

## Вариант 5

Этот вариант представляет собой модификацию варианта 4. Покажем, как можно реализовать аккумулятор без использования мегафункции ALTACCUMULATE. Для этого необходимо использовать аккумулятор на основе синхронного сумматора на мегафункции lpm\_add\_sub и шинного мультиплексора 2 в 1 на мегафункции lpm\_mux в обратной связи (рис. 11, 12). На один из входов мультиплексора необходимо подключить константу – логический







# СПЕЦИАЛЬНОЕ ТЕХНОЛОГИЧЕСКОЕ ОБОРУДОВАНИЕ ДЛЯ РАЗРАБОТКИ И ПРОИЗВОДСТВА ЭКБ

Молекулярно-лучевая эпитаксия A3N | A3B5 | A2B6

Плазмохимическое травление и осаждение ICP-RIE | RIE | ICP-PECVD | PECVD

# Физическое осаждение

Магнетронное распыление Электронно-лучевое напыление

# Быстрый термический отжиг и процессинг

# ПРОИЗВОДСТВО И РЕИНЖИНИРИНГ КОМПЛЕКТУЮЩИХ И КЛЮЧЕВЫХ УЗЛОВ

Молекулярные источники Вводы вращения Ростовые и линейные манипуляторы

в том числе для установок МЛЭ иностранного производства







АО «НТО» 194156, Россия, г. Санкт-Петербург, пр. Энгельса, д. 27 Тел.: +7 (812) 601-06-05, e-mail: sales@semiteq.ru



www.semiteg.ru



**Рис. 11.** Проект последовательного КИХ-фильтра на четыре отвода с использованием аккумулятора на основе синхронного сумматора на мегафункции lpm\_add\_sub и шинного мультиплексора 2 в 1 на мегафункции lpm\_mux в обратной связи

ноль. Выходной сигнал follow необходимо задержать на один такт синхронизации.

## Вариант 6

Представляет собой вариант 4 с той лишь разницей, что линия задержки организована на регистрах (рис. 13). Из оригинального проекта fir\_filter используется лишь асинхронное ПЗУ, представленное Verilog-кодом. Отводы линии задержки коммутируются на один из входов умножителя с помощью шинного мультиплексора 4 в 1. Как и в вариантах 1, 3, 4, 5, в которых умножитель работает в асинхронном режиме, в этом случае сигнал first напрямую подключается ко входу accum\_sload мегафункции ALTMULT\_ACCUM, а сигнал follow задерживается на два такта синхронизации. Результаты моделирования представлены на рис. 14.

	Namo	Value at	0 ps	160.0 ns	3	320.0 ns	4	180.0 ns		640.0 ns		800.0 ns		960.0 ns		1.12 u	s	1.28 us		1.44 us
	Name	1.5 us																		1
in_⊢	dk	B 1		ллл	лл	лл	лл	лл	ЛЛ		UΠ		ЛГ	UUU	ЪЪ	บบ	ՆՆ		UЛЛ	лл
in	dkx2	B 0	ທາກາ	տտո	uuu	ллл	ллл	NN	υлл	ΠΠ	M	תתת	ЛЛ		仉仉	ហហ	ΠΠ	MMM	ហហ	WW
in_	> d	S 0		5 0	X3X	0	XiX													
in	ena	B 0		7								1	UT	1		1		7		
<mark>in</mark> ⊢	reset	B 0			+ + + +	+ + + +	++++													
out D	first	B 0		,					ШГ				Ш							
out -D	follow	В 0			ГЦ				<u>, TL</u>				л		Щ.					
out D	yvalid	B 0							ШГ				Шſ							
뺭	> x	S 0	0	X-5X 0	З	X-5X	0 1	3 -5	X 0	XiX	3 \-5 \	0 1	X3X	0	XiX					
뺭	> h	S -2	-2	X-1X7	×6×-2	X-1X7	X 6 X-2	X-1X7	X6X-	2)(-1)	7 6 1	-2/-1/7	X6	-2)(-1)(7	X6 X	-2×-1×	7 6	(-2)(-1)(	7 6 1	
뺭	> xh	S 0	0	10 0	X-6	X5X_	0 \-2	X-3X-35	X o	X-1X2	1/-30/	0 \ 7	X <u>18</u> X	0	X6 X					
뺭	> yn	S 0	0		10	X-6X	-1	X-2X-5	X -40	XoX	1 20 )	-10 0	XZX	25 0	ШX	6 X				
뺭	> yn_out	S 0	lkiitti	0		10		-1	ΞX	-4		-10		25			6	X		

**Рис. 12.** Функциональное моделирование прохождения сигнала по структуре КИХ-фильтра с использованием аккумулятора на основе синхронного сумматора на мегафункции lpm\_add\_sub и шинного мультиплексора 2 в 1 на мегафункции lpm\_mux в обратной связи



#### Рис. 13. Проект последовательного КИХ-фильтра на четыре отвода с использованием линии задержки на регистрах

Далее в рассматриваемых проектах используется одночастотная синхронизация (варианты 7–9).

## Вариант 7

Линию задержки также можно реализовать на основе двухпортовой памяти с использованием мегафункции altshift\_taps (Shift Register (RAM-based)) со следующими установками: число отводов – 4; дистанция между отводами – 4 (рис. 15). Коммутация отводов линии задержки осуществляется с помощью шинного мультиплексора 4 в 1, на адресный вход которого подключается выход управляющего автомата sel[1.0]. В проекте используется одночастотная синхронизация и все блоки оригинального проекта fir\_filter заменены.

ПЗУ для хранения коэффициентов фильтра реализуется на мегафункции ROM: 1 port с инициализацией. Мегафункция настроена так, что к адресной и выходной шине данных подключены дополнительные регистры для организации конвейеризации. Такая настройка приводит к тому, что ПЗУ работает в синхронном режиме.

Мегафункция умножения и накопления ALTMULT\_ACCUM представлена с конвейеризующими регистрами на входах и на выходах умножителя, с двумя регистрами на входе синхронной загрузки accum\_sload.

				150.0		222.0											0		4 00		
	Name	Value at	U ps	160.01	ns	320.0 ns	4	80.0 ns	6	40.0 ns		800.0 h	s	960.0	ns	1.1	2 US		1.281	IS	1.44 us
		10 00																			
<u>in</u>	dk	B 1				ւող	ΠЛ	лл	ΠП	лл	ЛГ	ĽĽ	Л	пл	ΠЛ	ЛГ	լո	ΠГ	ՄԼ	ᇚᇚ	תתת
in	dkx2	в 0	תת	ուսու	ллл	הההה	WW	ហហ	UUU	ហហ	心心		心心	NNN	תתו	小小	ហហ	心心	Ŵ	NUU	
is.	> d	S 0	0	X-5X (	<u> </u>	X o	XiX														
in_	ena	В 0				1					LT	1	ШГ	٦				LT	111		
in	reset	B 0																			
out D	first	В 0				7		1		1	ШГ			ΠL		Л		ШГ			
out	follow	В 0					Π.		ΠĻ.		Π.					1		Π			1
out	yvalid	В 0				7		1	ШT	1	ШГ			ΠL		Л		Шſ			
뺭	> x	S 0	0	X-5X	0 )	3X-5X	0 1	3/-5	X	X1X3	X-5X	<b>0</b> X	1/3	0	Xi	X					
쐉	> h	S -2		-2 (-1)	7 6	-2/-1/7	X 6 X-2	X-1X7	x 6 x -2	X-1 X 7	X6X-	2)(-1)(	7 (6)	-2/-1	7/6	X-2X-	1/7	X6 X	2)(-1)	7)6	X
쐥	> yn	S 0		0 X	10	XeX	-1	X-2X-5	X -40	0 -1	X <b>20</b> X-	10/ 0	X	25	0	X6X					
쐥	> yn_out	S 0		0		10		-1		-40		1 +1	10	X	25	X	6		9		

**Рис. 14.** Функциональное моделирование прохождения сигнала по структуре КИХ-фильтра с использованием линии задержки на регистрах



**Рис. 15.** Управляющий автомат (state flow), линия задержки на двухпортовой памяти (мегафункция Shift Register (RAM-based)), MAC-блок (мегафункция умножения и накопления ALTMULT\_ACCUM), синхронное ПЗУ (мегафункция)

Учет латентности может быть осуществлен следующим образом. Сигнал first управляющего автомата напрямую подключается ко входу accum\_sload мегафункции ALTMULT\_ACCUM. Сигнал follow нужно задержать на три такта синхросигнала, число триггеров определяется по числу уровней конвейеризации. В данных настройках мегафункции умножения и накопления используются три уровня. К выходной шине данных ПЗУ необходимо подключить два регистра и один регистр на вход линии задержки. В этом случае сигналы x[7..0] (номер отвода линии задержки зависит от значения на адресной шине мультиплексора) и h[7..0] (коэффициенты) перемножаются корректно. На рис. 16 показаны временные диаграммы.

#### Вариант 8

Проект отличается от варианта 7 тем, что в качестве управляющего автомата для генерации адресов используется 2-разрядный счетчик на четыре состояния (мегафункция lpm\_counter) для адресации к мультиплексору и ПЗУ (рис. 17, 18). В качестве сигнала first, задержанного на один такт синхронизации, используется выход cout счетчика (сигнал сквозного переноса, который возникает, когда на выходах счетчика q[1..0] устанавливается число 3). Использование асинхронного ПЗУ приводит к тому, что для правильного умножения необходимо коэффициенты задержать на четыре такта с помощью четырех регистров.

	Name	Value at 2,92 us	0 ps	160.0 ns	320.0 mit	490.0 ns	640.0 m	100.0 ne	960.0 na	1.1218	1.20 ut	3,44148	1.6 ui	t.
5	di:	80	JUL	บาบา	กากก	mm	nnn	เกากก	าาาาา	าาาา	าาาาา	JULU	บบบบ	LЛ
>	) d	50	0	X	X	X I	X			1111	1 1 1 1			
5	h	5-2	0	XII							DEE		1762	DD
5	× ×	5.0		0	X-5X	0 X3X3		X-5X 0 XI	X3X-5X 0	X1X1X 0	XIX			
5	be (	B 00	(00 (01)1	0/11/00/01	(10)(11)(0)(0)	1 10 11 00 0	1/10/11/00/0	1 10 11 100 10	1 10 11 00 01	10/11/00/0	101100	1/10/11/00/0	1011000	
5	first	01	LTL.									шп		117
\$	yvalid	8.0	111				Л				л			
5	> ym	50	C	0	111111111	X 10	χ	1 X-2X-4X	-10 X 0 X -1 X 21	X-10) 0 X7	X25X 0	XeX	111111111	
5	yn_out	50			0		X 10	X 4	X -10	X -10	X 35	X 6	X	
5	ma	8.1			THE			HITE	THE		THE	183111		
5	reset	80												

**Рис. 16.** Функциональное моделирование прохождения сигнала по структуре КИХ-фильтра с использованием линии задержки на двухпортовой памяти (мегафункция Shift Register (RAM-based))



**Рис. 17.** Линия задержки на двухпортовой памяти (мегафункция Shift Register (RAM-based)), управляющий автомат – счетчик (мегафункция lpm\_counter), асинхронное ПЗУ (оригинальный Verilog-код), МАС-блок (мегафункция умножения и накопления ALTMULT\_ACCUM)

## Вариант 9

Это вариант последовательного КИХ-фильтра на четыре отвода с использованием линии задержки на двухпортовой памяти Simple Dual Port в режиме old memory contents appear, а синхронное ПЗУ реализуется на мегафункции ROM: 1 port с инициализацией. Используется мегафункция умножения и накопления ALTMULT\_ACCUM с регистрами на входах и на выходах умножителя, с регистром на входе синхронной загрузки accum\_sload и дополнительным регистром на выходе сумматора (рис. 19).

В этом варианте линия задержки реализуется в виде циклического буфера в ОЗУ (такое решение характерно для ЦОС-процессоров, как, например, реализовано в вычислительном процессоре микроконтроллера STM32F4 на ядре Cortex-M4), когда новые значения записываются в память на место старых. Блоки памяти ПЛИС компании Altera для отображения значений на выходной шине q в случае одновременного чтения и записи по одинаковому адресу могут работать в трех режимах: new\_data, old\_data и don't\_care. При выборе режима old\_data на выходной шине q отображаются старые данные, хранящиеся в ОЗУ по конкретному адресу прежде, чем новые данные будут записаны по тому же адресу в память.

В режиме don't\_care при одновременном чтении и записи по одинаковому адресу новые данные записываются в память, а на выходной шине q считываемые значения отображаются в виде символа «х» (unknown values).



**Рис. 18.** Функциональное моделирование прохождения сигнала по структуре КИХ-фильтра с использованием в качестве управляющего автомата 2-разрядного счетчика на мегафункции lpm\_counter



#### **Рис. 19.** Функциональная модель последовательного КИХ-фильтра на четыре отвода с использованием линии задержки на основе двухпортовой памяти, мегафункции RAM: 2-PORT, синхронного ПЗУ, мегафункции ROM: 1 port

В режиме new\_data новые данные записываются в память и одновременно отображаются на выходе блока памяти. Выбор режимов new\_data, old\_data и don't\_care зависит от типа блока памяти ПЛИС. В данном проекте используются блоки памяти типа M9K.

Как и в варианте 8, сигнал first получен задержкой сигнала с выхода cout. А сигнал yvalid получен задержкой сигнала first на два такта. Функциональное моделирование (рис. 20) подтверждает правильность работы КИХ-фильтра.

## РЕЗУЛЬТАТЫ РЕАЛИЗАЦИИ ПРОЕКТОВ В БАЗИСЕ ПЛИС СУСLONE IV

В табл. 1 представлены результаты размещения проектов в базис ПЛИС Cyclone IV EP4CGX22CF19C6 и оценка

быстродействия (максимальная частота переключения триггеров, Fmax), полученная с помощью приложения TimeQuest без учета временных ограничений (без sdcфайла). Каждый из рассмотренных проектов по объему занимает менее 1% логических и аппаратных ресурсов ПЛИС.

Для вариантов 1–6 с двухчастотной (clk и clkx2) и для вариантов 7–9 с одночастотной (clk) синхронизацией без использования заранее созданного пользователем scdфайла САПР Quartus II автоматически запускает Classic Timing Analyzer и в качестве требования к синхронизации по умолчанию применяет значение частоты Fmax\_ REQUIREMENT, равное 1000 МГц (типовая полоса обрабатываемого радиосигнала или производительность,



**Рис. 20.** Функциональное моделирование прохождения сигнала по структуре КИХ-фильтра с использованием линии задержки на основе двух портовой памяти, мегафункции RAM: 2-PORT, синхронного ПЗУ, мегафункции ROM: 1 port

Slow	1200mV	0C Model Minimu	m Pulse Width: 'clk'				
	Slack	Actual Width	Required Width	Туре	Clock	Clock Edge	Target
23	-1.000	1.000	2.000	Min Period	dk	Rise	state_m:inst11 filter.tap4
24	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst xn[0]
25	-1.000	1.000	2.000	Min Period	clk	Rise	taps:inst xn[1]
26	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst xn[2]
27	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst xn[3]
28	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst xn[4]
29	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst xn[5]
30	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst xn[6]
31	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst xn[7]
32	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst xn_1[0]
33	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst[xn_1[1]
34	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst xn_1[2]
35	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst[xn_1[3]
36	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst xn_1[4]
37	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst[xn_1[5]
38	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst xn_1[6]
39	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst[xn_1[7]
40	-1.000	1.000	2.000	Min Period	clk	Rise	taps:inst[xn_2[0]
41	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst[xn_2[1]
42	-1.000	1.000	2.000	Min Period	clk	Rise	taps:inst[xn_2[2]
43	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst[xn_2[3]
44	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst xn_2[4]
45	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst[xn_2[5]
46	-1.000	1.000	2.000	Min Period	clk	Rise	taps:inst[xn_2[6]
47	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst[xn_2[7]
48	-1.000	1.000	2.000	Min Period	clk	Rise	taps:inst[xn_3[0]
49	-1.000	1.000	2.000	Min Period	clk	Rise	taps:inst xn_3[1]
50	-1.000	1.000	2.000	Min Period	clk	Rise	taps:inst xn_3[2]
51	-1.000	1.000	2.000	Min Period	dk	Rise	taps:inst xn_3[3]
52	-1.000	1.000	2.000	Min Period	clk	Rise	taps:inst[xn_3[4]
53	-1.000	1.000	2.000	Min Period	clk	Rise	taps:inst xn_3[5]

**Рис. 21.** Отрицательные запасы по параметру Minimum Pulse Width "clk" модели Slow при 1200 мВ и 0 °С для варианта 3

Slow	1200mV	0C Model Minimu	ım Pulse Width: 'clk				
	Slack	Actual Width	Required Width	Туре	Clock	Clock Edge	Target
1	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst xn[0]
2	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst[xn[1]
3	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst[xn[2]
4	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst[xn[3]
5	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst xn[4]
6	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst[xn[5]
7	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst xn[6]
8	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst[xn[7]
9	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst xn_1[0]
10	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst[xn_1[1]
11	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst xn_1[2]
12	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst[xn_1[3]
13	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst[xn_1[4]
14	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst[xn_1[5]
15	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst xn_1[6]
16	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst[xn_1[7]
17	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst xn_2[0]
18	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst xn_2[1]
19	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst xn_2[2]
20	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst[xn_2[3]
21	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst[xn_2[4]
22	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst[xn_2[5]
23	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst xn_2[6]
24	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst[xn_2[7]
25	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst xn_3[0]
26	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst xn_3[1]
27	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst xn_3[2]
28	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst xn_3[3]
29	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst xn_3[4]
30	1.792	2.008	0.216	High Pulse Width	dk	Rise	taps:inst xn_3[5]

**Рис. 22.** Положительные запасы по параметру Minimum Pulse Width "clk" модели Slow при 1200 мВ и 0 °С для варианта 3

характерная для ЦОС-процессоров: 1 ГГц/4 такта = 250 Мвыб/с).

На рис. 21 представлен отчет с отрицательными запасами по времени (Slack) по параметру Minimum Pulse Width "clk" модели Slow при 1200 мВ и 0 °С для варианта 3 при работе на заданной частоте 1000 МГц. Следовательно, необходимо ограничить частоты синхронизации до появления положительных запасов по времени.

Для вариантов 1–6 с двухчастотной синхронизацией (clk и clkx2) используем следующий scd-файл с частотами 100 МГц (период 10 нс) для порта clk и 200 МГц (период 5 нс) для порта clkx2:

create\_clock -name {clk}
 -period 10.000
 -waveform {0.000 2.000}
 [get\_ports {clk}],
create\_clock -name {clkx2}
 -period 5.000
 -waveform {0.000 2.000}
 [get\_ports {clkx2}].

Тестирование для вариантов 1-6 с частотами 100 и 200 МГц показало наличие положительных запасов по параметру Minimum Pulse Width "clk". В качестве примера на рис. 22 представлен отчет с положительными запасами по параметру Minimum Pulse Width "clk" модели Slow при 1200 мВ и 0 °С для варианта 3. Однако, для двухчастотной синхронизации, в отличие от одночастотной, при использовании sdc-файла приложение TimeQuest не рассчитывает величину Fmax. В табл. 1 для вариантов 7–9 дополнительно приведена оценка быстродействия для одночастотной синхронизации:

create\_clock -name {clk}
 -period 10.000
 -waveform {0.000 2.000}
 [get\_ports {clk}].

#### ЗАКЛЮЧЕНИЕ

По своей структуре последовательные MAC КИХ-фильтры в базисах ПЛИС Xilinx и Altera схожи и отличаются лишь разной латентностью работы основных узлов фильтра, реализуемых на блоках встроенной памяти и ЦОС-блоках. Особенностью последовательных КИХ-фильтров является наличие управляющего автомата, который адресуется к линии задержки и ПЗУ для хранения коэффициентов фильтра, а также управляет MAC-блоком и регистром результата.

В статье представлено девять вариантов реализации проекта последовательного КИХ-фильтра от простого до сложного с использованием циклического буфера в двухпортовой памяти ОЗУ, синхронного ПЗУ и конвейризованного МАС-блока. Проекты задействуют примерно одинаковое количество логических и аппаратных ресурсов ПЛИС Cyclone IV EP4CGX22CF19C6 (менее 1%). но имеют разное быстродействие. Наивысшее быстродействие показывают проекты 7, 8 и 9 с использованием конвейеризации и блочной памяти ПЛИС для организации линии задержки. Для двухчастотной (clk=100 МГц и clkx2=200 МГц) и одночастотной (clk=100 МГц) синхронизации при использовании файлов временных ограничений обеспечены положительные запасы на рассматриваемых частотах.

#### ЛИТЕРАТУРА

- 1. **Meyer-Baese U.** Digital Signal Processing with Field Programmable Gate Arrays. Fourth Edition // http://www.springer.com/series/4748.
- Xilinx. DSP: Designing for Optimal Results High-Performance DSP Using Virtex-4 FPGAs // DSP Products Advanced Design Guide. Edition 1.0. March 2005.
- Строгонов А. В. Применение Altera DSP Builder системы Matlab/Simulink для разработки имитационной модели КИХ-фильтра на параллельной распределенной арифметике // ЭЛЕКТРОНИКА: Наука, Технология, Бизнес. 2020. № 3. С. 1–9.
- 4. Комолов Д.А., Мяльк Р.А., Зобенко А.А., Филиппов А.С. Системы автоматизированного проектирова-

**Таблица 1.** Оценка задействованных ресурсов (один умножитель с размерностью операндов 9×9) и быстродействия проектов в ПЛИС Cyclone IV EP4CGX22CF19C6

Варианты проектов	Количество логических элементов/	Оценка быстродействия для модели Slow (Fmax/Fmax в наихудшем случае, МГц)							
	регистров	При 1200 мВ, clk и clkx2 1000 МГц, 0 °С	При 1200 мВ, clk и clkx2 1000 МГц, 85 °С						
Оригинальный проект fir_filter	93/77	273/250	242/242						
1	99/96	180/180	162/180						
2	72/72	206/206	185/185						
3	70/70	145/145	129/129						
4	72/70	144/144	129/129						
5	86/70	142/142	128/128						
6	75/70	145/145	130/130						
7	85/70,96 бит	348/250	337/250						
	встроенной	(295/250 при	(267/250 при						
	памяти	clk 100 МГц)	clk 100 МГц						
8	62/46,96 бит	328/250	296/250						
	встроенной	(305/250 при	(278/250 при						
	памяти	clk 100 МГц)	clk 100 МГц)						
9	63/55, 96 бит	348/250	343/250						
	встроенной	(398/250 при	(359/250 при						
	памяти	clk 100 МГц)	clk 100 МГц)						

ния фирмы Altera MAX+plus II и Quartus II. Краткое описание и самоучитель. М.: ИП РадиоСофт, 2002. 352 с.

- Строгонов А. В. Реализация алгоритмов цифровой обработки сигналов в базисе программируемых логических интегральных схем: Учебное пособие / 4-е изд., испр. и доп. СПб: Издательство «Лань», 2019. 352 с.
- Строгонов А. В., Цыбин С. А., Городков П. С. Проектирование последовательных КИХ-фильтров в САПР ПЛИС Quartus II // Компоненты и технологии. 2016. № 1. С. 10–15.
- Строгонов А. В., Цыбин С. А., Городков П. С. Особенности использования двухпортовой памяти при проектировании последовательных КИХ-фильтров в САПР ПЛИС Quartus II // Компоненты и технологии. 2016. № 4. С. 40–46.





\\ 2022 www.kulon.spb.ru

# РАЗРАБОТКА И ПРОИЗВОДСТВО КЕРАМИЧЕСКИХ КОНДЕНСАТОРОВ И ПРОХОДНЫХ ФИЛЬТРОВ

# СЕРИЙНАЯ ПРОДУКЦИЯ:

- многослойные конденсаторы: К10-17, К10-42, К10-47, К10-50, К10-54, К10-57, К10-79, КМК;
- трубчатые конденсаторы: ТК, К10-51К, КТП, КТ-1Е;
- фильтры: Б14, Б23А, Б23Б, Б28, Б29, Б7-2, Б24.

НОВЕЙШИЕ РАЗРАБОТКИ:

- варисторы ВР-18, ВР-19;
- фильтры 536;
- конденсаторы К10-89, К10-90.