eng
DOI: 10.22184/1992-4178.2021.205.4.40.49
Цифровизация и дальнейшее развитие цифровой электроники приведут к изменениям промышленного, экономического и социального укладов. Микроэлектроника является основой цифровизации – и как наука, и как отрасль промышленности. От динамики и направления ее развития будет во многом зависеть успех и темпы цифровой трансформации.
Цифровизация и дальнейшее развитие цифровой электроники приведут к изменениям промышленного, экономического и социального укладов. Микроэлектроника является основой цифровизации – и как наука, и как отрасль промышленности. От динамики и направления ее развития будет во многом зависеть успех и темпы цифровой трансформации.
Теги: chiplets integration microelectronics scaling supercycles интеграция масштабирование микроэлектроника суперциклы чиплеты
Микроэлектроника как фактор развития цифровой экономики
М. Макушин
Цифровизация и дальнейшее развитие цифровой электроники, безусловно, приведут к изменениям промышленного, экономического и социального укладов. Основой цифровизации является микроэлектроника – и как наука, и как отрасль промышленности. От динамики и направления ее развития будут во многом зависеть успех и темпы цифровой трансформации.
Тесная связь цифровизации и цифровой электроники – несомненна. Интегральные микросхемы, датчики, дискретные полупроводниковые приборы и т. п. являются теми «строительными блоками», без которых невозможно создать ни одной электронной системы. Усложнение и удорожание процессов проектирования и производства ИС по мере их масштабирования приводит к астрономическому росту стоимости производственных мощностей. Более того, наличие гарантированного доступа к этим мощностям становится не только одним из важнейших факторов конкурентоспособности, но и выживания целых цепочек поставок – вплоть до производителей конечных электронных систем и продукции, в которой они используются (автомобили, различные электронные системы и т. д.).
Цифровизация и новый «суперцикл» полупроводниковой промышленности
Формирующееся цифровое общество основано на достижениях комплекса высокотехнологичных отраслей. Основой реализации этой тенденции являются изделия микроэлектроники (ИС и другие полупроводниковые приборы). Борьба за доминирование в области обеспечения перехода к цифровому обществу во многом является борьбой за микроэлектронику. Развитие сферы высоких технологий обладает огромным потенциалом воздействия на повседневную деятельность человека. Первые ростки цифровизации общества возникли с появлением больших ЭВМ коллективного пользования. Появилась парадигма «одна ЭВМ – множество пользователей». В дальнейшем, с появлением в конце 1980‑х годов персональных компьютеров (ПК), эта парадигма изменилась: «одно вычислительное средство – один пользователь». Появление смартфонов, планшетных ПК и различных устройств, обладающих той или иной степенью интеллектуальности (вычислительными возможностями), вновь изменило парадигму: «один пользователь – множество вычислительных устройств». Появилось и понятие «цифровое общество», начался переход к цифровой экономике. Ближайшие перспективы связаны с дальнейшим развитием смарт-устройств, увеличением уровня автоматизации и роботизации производства, повседневной жизни и других аспектов человеческой деятельности.
Следующим этапом развития, по представлениям аналитиков Yole Développement (Лион, Франция), станет повсеместное внедрение средств дополненной (расширенной) реальности (рис. 1), вплоть до появления «человека с расширенными возможностями», методов голографического взаимодействия [1]. Большое значение при переходе к цифровому обществу будут иметь методики и средства искусственного интеллекта, машинного обучения и т. п. [2].
Одновременно с процессами цифровизации происходят и изменения собственно полупроводниковой промышленности, которая, по мнению аналитиков Linx Consulting, вступает в очередной «суперцикл». Его основа – появление решений Интернета вещей, поддерживаемых 5G-технологиями и возможностями внутрикристального анализа данных (это анализ данных, осуществляемый встроенными в кристалл ИС структурами, элементами, ядрами, блоками). Первый суперцикл, начавшийся в конце 1980‑х годов в связи с быстрым распространением ПК, вошел в силу в 1992 году с появлением первого Web-браузера.
Следующий суперцикл, начало которого относится к 2000‑м годам, был обусловлен началом оказания услуг 3G-связи (рис. 2). В следующие 5–10 лет следует ожидать наступления очередного суперцикла, именуемого «взаимосвязанным миром».
Можно сказать, что наступающий этап развития сектора информационно-коммуникационных технологий (ИКТ) будет связан с распространением 5G-технологий и распространением ИИ в сферу краевых вычислений. Все это потребует значительных объемов полупроводниковых приборов [3]. В секторе ИКТ ожидается увеличение спроса на ИС по всем конечным электронным системам и применениям, к которым относятся мобильная связь, Интернет вещей, облачные вычисления, аналитика больших данных, робототехника и ИИ. В предстоящие четыре года среднегодовые темпы роста в сложных процентах (СAGR) секторов вычислительной техники и трубок мобильных телефонов составит 4,5%. В 2024 году продажи ИС для вычислительной техники (ЦОД, ПК и периферия) достигнут 170 млрд долл., а ИС для мобильных телефонов – 144 млрд долл. [4].
Масштабирование и интеграция
С точки зрения дальнейшего развития микроэлектроники большое значение имеют два фактора – масштабирование и интеграция. В настоящее время в плане масштабирования производители изделий микроэлектроники руководствуются двумя концепциями: «Больше Мура!» (More Moore!) и «Больше, чем Мур» (More than Moore). Первая направлена на обеспечение дальнейшего действия так называемого закона Мура (удвоение числа транзисторов на кристалле каждые 18–24 месяца без увеличения удельной стоимости функции для конечного потребителя) за счет новых и приборных архитектур, переход к проектным нормам 7 / 5 нм и менее. Вторая направлена на достижение больших результатов и в более широком диапазоне, чем предусматривается законом Мура благодаря использованию 2,5D- и 3D-архитектур, позволяющих существенно наращивать функциональность, сокращать занимаемое пространство и потребляемую мощность, а также использованию перспективных материалов и приборных структур.
Производить ИС с проектными нормами 7 и 5 нм сейчас могут только Samsung (Ю. Корея) и TSMC (Тайвань). Они же ведут НИОКР по разработке техпроцессов с топологиями 3 нм и менее [5]. При этом проектировать ИС с проектными нормами 7 / 5 нм может большее число фирм. Соответственно гарантированный доступ к производственным мощностям становится не только одним из важнейших факторов конкурентоспособности, но и уязвимым местом – последнее хорошо видно на примере блокировки американцами возможностей китайской Huawei и ее полупроводникового отделения HiSilicon использования услуг TSMC при изготовлении ИС с проектными нормами менее 22 нм [6].
Примером последователя концепции «Больше, чем Мур» можно считать корпорацию GlobalFoundries, отказавшуюся в 2018 году от дальнейшего масштабирования ИС на уровне 14 / 12-нм проектных норм, которая сосредоточилась на глубокой модернизации имеющихся процессов. Ее представители утверждают, что с экономической точки зрения 22‑нм ИС GlobalFoundries третьего поколения эффективнее 10‑нм приборов первого поколения ее основных конкурентов. В 2016 году она представила платформу 12FDX, «полностью масштабированную» версию процесса 22FDX, способную обеспечивать производительность приборов 10‑нм класса (10-19 нм) первого поколения при снижении издержек и потребляемой мощности. Но пока технология 22FDX пользуется растущим успехом, GlobalFoundries не хочет делать 12‑нм платформу официально доступной или же объявлять предполагаемое время ее вывода на рынок [7].
С точки зрения интеграции происходят существенные процессы. Еще в 2010–2015 годах предполагалось, что наибольшая ее степень – системы-на-кристалле (SoC). Однако по мере масштабирования формирование SoC становилось все белее проблематичным, и в качестве выхода из сложившейся ситуации стали использоваться чиплеты – СФ-блоки различного назначения, с помощью которых можно обеспечивать дальнейшее масштабирование сложных систем. Понятие «система в модуле» (SiP) получило новое наполнение. То есть обеспечением дальнейшего повышения уровня интеграции стала определенная дезинтеграция.
Всем этим аспектам на последних международных конференциях уделялось большое внимание. Это, в частности, 66‑я Международная конференция по электронным приборам (International Electron Device Meeting, IEDM) и 68‑я Международная конференция по твердотельным ИС (International Solid State Circuit Conference, ISSCC), прошедшие в виртуальном режиме в декабре 2020 года и в феврале 2021 года соответственно.
Масштабирование: к 3 нм и менее
Как известно, на смену планарным транзисторам пришли FinFET – полевые МОП-транзисторы, созданные на КНИ-подложке, у которых затвор расположен на двух, трех или четырех сторонах канала или окружает канал, формируя таким образом структуру двойного затвора. Название finfet возникло из-за того, что форма области истока / стока напоминает спинной плавник рыбы на поверхности кремния. Но и эта технология подходит к пределам своих возможностей – Intel, Samsung, TSMC и ряд других корпораций / исследовательских центров закладывают основу для перехода от современных FinFET-транзисторов к новым полевым транзисторам с круговыми затворами (gate-all-around, GAA FET) на технологических уровнях 3 / 2 нм (рис. 3). Предполагается, что этот переход начнется в 2022-м или в 2023 годах. GAA FET обладают по сравнению с FinFET лучшей производительностью, меньшими потребляемой мощностью и токами утечки [8, 9].
Технология GAA имеет решающее значение для дальнейшего масштабирования транзисторов. Одной из ключевых характеристик 3‑нм GAA-транзистора является пороговое напряжение, которое может составлять 0,3 В. Это позволяет значительно быстрее осуществлять переключение и обеспечивает более низкую потребляемую мощность в режиме ожидания по сравнению с 3‑нм FinFET. Затраты на проектирование 3‑нм GAA-транзисторов не должны существенно отличаться от аналогичных показателей 3‑нм FinFET-транзисторов. Основной проблемой для GAA-транзисторов является аттестация СФ-блоков, которая обходится в 1,5 раза дороже, чем для 3‑нм FinFET [8].
Одним из лидеров этого направления является корпорация Samsung, представившая на ISSCC‑2021 доклад не просто о GAA FET, а о MBCFET (Multi Bridge Channel FET) – полевых транзисторах с множественными мостиками канала, у которых канал разделяется на несколько расположенных друг над другом каналов в виде нанолистов, окруженных со всех сторон затвором. Другими словами, это горизонтально расположенные друг над другом каналы в виде нанолистов, а не вертикальные гребни, как в транзисторах FinFET.
Характеристики MBCFET-транзистора управляются как за счет варьирования числа нанолистов, так и с помощью изменения их ширины. Этим определяется тип транзистора: с высокой производительностью (быстродействием) или с меньшей производительностью и малой потребляемой мощностью. Но, в отличие от прежних типов транзисторов, число градаций уровней производительности / быстродействия MBCFET-транзистора увеличивается с 2 до 5–7.
По сравнению с FinFET-транзисторами, возможности масштабирования которых подходят к пределам физических возможностей, MBCFET обладают улучшенной электростатикой полностью окруженного канала транзистора. Управление каналом осуществляется с четырех (а не с трех, как у FinFET) сторон.
Улучшение управления каналом это еще не все. Технология MBCFET возвращает вариативность проектирования, которая исчезла при замене планарных транзисторов FinFET-транзисторами.
Архитектура FinFET определяет ширину транзистора дискретно. Если требуется улучшить ток возбуждения, добавляется «плавник». Если необходимо изменить отношение полярностей транзисторов n-типа и p-типа, решение также заключается в увеличении числа «плавников».
Со своей стороны, архитектура MBCFET позволяет разработчикам плавно изменять ширину транзистора. Это обеспечивает лучшую оптимизацию потребляемой мощности, производительности и площади.
«Бесступенчатость» изменения ширины нанолистового транзистора позволила исследователям Samsung точно балансировать отношение p / n для лучшей оптимизации скорости считывания и записи ячейки.
Для дальнейшего повышения производительности СОЗУ разработчики Samsung предложили методику адаптивной двойной разрядной шины (adaptive dual bit line, ADBL). При параллельном подключении во время операции записи вспомогательной разрядной шины сопротивление основной разрядной шины снижается, что, в свою очередь, улучшает скорость записи. Сообщается, что использование методики ADBL не оказывает отрицательного влияния на быстродействие или потребляемую мощность во время операций считывания [10].
Интеграция и чиплеты
В области системной интеграции наблюдается тенденция перехода от наращивания функциональных возможностей на кристалле (системы-на-кристалле, SoC) к технологии, интегрирующей каждый СФ-блок как физически отдельный чиплет. С этой точки зрения примечательными являются доклады, представленные на ISSCC‑2021 корпорациями AMD и TSMC.
Новейшие процессоры корпорации AMD хорошо известны своим чиплетным подходом, который позволил оптимизировать проектирование и использовать при создании конкретных кристаллов процессоров наиболее подходящие проектные нормы. Основным коммерческим аргументом использования технологии чиплетов, насколько это касается корпорации AMD, по-видимому, является снижение удельных издержек при формировании годного кристалла. Увеличение выхода годных является одним из естественных преимуществ уменьшения размеров кристаллов ИС. При этом каждая пластина, которую обрабатывает для AMD кремниевый завод, содержит меньшее число отказавших кристаллов. Поскольку дефект, возникающий на любом месте большого кристалла, способен вывести его из строя, разделение большого кристалла на четыре кристалла меньшего размера позволяет получить три годных кристалла из четырех вместо потери всего большого кристалла.
Многие разработчики ИС, особенно специализирующиеся в области приборов для высокопроизводительных вычислений (НРС), признают, что для сохранения технологического лидерства наряду с переходом от монолитных к многокристальным (на основе чиплетов) конструкциям требуется и использование новейших технологических процессов (с меньшими проектными нормами). Но дальнейшее масштабирование связано с резким повышением издержек – особенно ярко это проявляется на уровне проектных норм менее 14 / 16 нм (рис. 4).
Решения на основе чиплетов обеспечивают оптимизацию стоимости и производительности. В рамках серверного процессора EPYC специалисты корпорации AMD разделили конструкцию по уровням проектных норм. Функциональные блоки центрального процессора, которые в наибольшей мере выигрывают от масштабирования, реализованы по 7‑нм технологическому процессу. Аналоговые блоки и блоки устройств ввода-вывода реализованы по более зрелым проектным нормам. Все это имеет смысл – аналоговые схемы просто не выигрывают от масштабирования транзисторов или шага межсоединений.
Вычислительный комплексный кристалл EPYC 2‑го поколения на 86% ориентирован на функции центрального процессора и кэш-память 3‑го уровня (СОЗУ). Все это оправдывает использование дорогостоящего 7‑нм технологического процесса.
Аналоговые блоки и устройства ввода-вывода занимают значительную площадь высокопроизводительных процессоров настольных ПК и серверов. Это хорошо иллюстрируется на примере процессора EPYC 2, в котором размещен довольно большой кристалл, занятый устройствами ввода-вывода (рис. 5).
Разделение кремниевого кристалла на чиплеты – это только первая часть проблемы. Чиплеты решили одну проблему, но породили новые трудности при проектировании. Соединение девяти чиплетов на одной подложке модуля потребовало серьезных проектных изысканий.
Тем не менее, работа по продвижению процессора EPYC 2 в область реального проектирования методом смешения (выбора элементов) и подгонки принесла свои плоды.
По расчетам специалистов корпорации AMD, затраты на проектирование конструкций с отдельным кристаллом устройств ввода-вывода, реализованных по более дешевому 14‑нм технологическому процессу (при том, что вычислительные чиплеты реализуются по 7‑нм процессу), будут снижены по всему ассортименту продукции с учетом числа ядер и производительности. Если же сравнивать новые конструкции EPYC 2 с монолитными процессами, содержащими от 24 до 48 ядер, то издержки производства проектирования снижаются вдвое. Разработчики AMD отмечают, что реализация более крупных ядер в качестве монолитных попросту неосуществима. Судя по результатам работ AMD, альтернативы чиплетам действительно не существует. Они на данный момент являются шагом вперед.
Специалисты TSMC в настоящее время ведут работы по интеграции технологий этажирования кристаллов ИС, относящиеся к начальным этапам обработки пластин (FEOL) и технологий корпусирования на завершающих этапах обработки пластин (BEOL). На этой основе формируется новая программа интеграции системного уровня, продвигаемая под торговой маркой 3DFabric. Технологии, относящиеся к FEOL-процессам – «кристалл-на-пластине» (chip-on-wafer, CoW) и «пластина-на-пластине» (wafer-on-wafer, WoW). При их объединении реализуется технология «система-на-интегральной схеме» (system-on-integrated-chips, SoIC).
Разработчики TSMC отмечают, что ранее под аббревиатурой SoIC понималось другое – плоский корпус ИС с двусторонним расположением выводов (в форме крыла чайки) – small outline integrated circuit (микрокорпус ИС типа SO). То есть речь идет об изменении понятия локального кремниевого межсоединения (local silicon interconnect, LSI). Новый подход TSMC аналогичен технологии EMIB корпорации Intel. По всей видимости, даже кремниевые интерпозеры лучше функционируют как чиплеты. По оценкам разработчиков TSMC, подход SоIC по плотности расположения выводов в 16 раз превосходит подход с использованием микростолбиковых выводов (табл. 1) [11].
3D или 2D?
Масштабирование ИС потребовало перехода от планарных КМОП-архитектур к трехмерным архитектурам, то есть к 3D-транзисторам. Такой переход потребовал, в частности, и переосмысления некоторых терминов – их корректировки, адаптации или повторного использования. Например, продолжает использоваться термин МОП полевые транзисторы, MOSFET (metal-oxide-semiconductor, MOS – металл-окисел-полупроводник), несмотря на замену оксида кремния (О) на изолирующие материалы с высокой диэлектрической проницаемостью (high-k). В сложившихся условиях предпочтительнее использовать термин МИП полевые транзисторы, MISFET (metal-insulator-semiconductor, MIS – металл-изолятор-полупроводник), поскольку он более точен [12]. Этому вопросу посвящена одна из недавних статей в онлайн-журнале Nature. Ее авторы утверждают, что кремниевая материальная система подошла к пределам своих возможностей, и в этом плане все больше внимания привлекают перспективы развития и использования 2D-транзисторов. Дело не только в том, что FinFET «выдыхаются». Это, конечно же, так – при переходе к топологическим размерам элементов 3 нм и менее потребуются GAA-транзисторы. При этом будущие приборы будут достаточно тонкими (один или два монослоя), чтобы считаться двумерными [13]. Может быть, это само собой разумеется, но традиционные трехмерные полупроводники, такие как кремний, плохо работают в этих условиях.
Подобная перспектива требует введения такого класса материалов, как дихалькогенды на основе переходных металлов (transition metal dichalcogenides, TMD или TMDC). К ним относятся дисульфид молибдена (MoS2), диселенид молибдена (MoSe2), дителлурид молибдена (MoTe2), диселенид вольфрама (WSe2) и дисульфид вольфрама (WS2) [12].
Получается, что при дальнейшем масштабировании не только вводятся новые материальные структуры, но и возникает неопределенность в понятийном аппарате – вроде структуры и 3D, но их толщина позволяет рассматривать эти структуры как двумерные… И это далеко не все.
Некоторые другие проблемы
Освоение новых технологических процессов вне зависимости от того, какая концепция дальнейшего развития применяется производителем и / или разработчиком, порождает множество новых проблем или обостряет ранее существовавшие. В частности, значительное внимание уделяется таким вопросам, как оптимизация энергопотребления, проблемы старения, моделирования и проектирования ИС, методики оценки экологичности их производства, рост объемов данных (связанных с производством).
По мере масштабирования ИС и усложнения конструкций SoC обостряется вопрос оптимизации потребляемой мощности. Особенно это важно для конечных систем с батарейным питанием. Отраслевые специалисты считают, что при анализе потребляемой мощности и разработке методов ее оптимизации необходимо применять комплексный подход, охватывающий как можно больший круг возможных решений. Подробную статью по этому вопросу в феврале текущего года опубликовали в журнале Semiconductor Engineering специалисты корпорации Synopsys [14].
Проблема старения конструкций ИС также обостряется. Ее решение переносится на все более ранние этапы процесса проектирования, начиная с уровня архитектуры. Хотя механизмы, способствующие старению, понятны, промышленность продолжает прилагать усилия к созданию моделей, обеспечивающих достаточную точность. Частично проблема заключается в том, что не хватает времени для сбора данных, которые можно было бы использовать для оценки и точной настройки этих моделей. Процесс продолжается. До тех пор, пока точность моделей не достигнет приемлемого уровня, проектировщикам придется применять два подхода. Первый – использовать в определенной мере принцип избыточности. Второй – включать в свои приборы адаптивные схемы, чтобы иметь возможность смягчать любые проблемы старения – по мере их возникновения [15].
Вопросы воздействия на окружающую среду экосистемы микроэлектронной промышленности обостряются, но сегодня на этот вопрос однозначного ответа нет: целостного подхода к точной оценке влияния производства ИС на экологию не существует.
Межуниверситетский центр микроэлектроники (IMEC, Левен, Бельгия) недавно предложил решение – методику совместной оптимизации технологий проектирования и изготовления полупроводниковых приборов (Design Technology Co-Ohtimization, DTCO), представленную на IEDM‑2020. Метод DTCO позволяет принимать во внимание технологические маршруты как современных, так и перспективных технологий проектирования / изготовления ИС. Они могут объединяться с соответствующей технологической информацией об этапах технологического процесса и оборудования, что позволяет проводить анализ показателей потребляемой мощности – производительности – площади кристалла – стоимости – экологичности (PPACE) [16].
Вопрос использования собираемых в процессе производства данных и их использования освещается реже, поэтому есть смысл рассмотреть его подробнее.
Производственные процессы и объемы собираемых данных
Может ли в процессе производства полупроводников и электроники быть слишком много данных? Ответ зависит от того, с какой точки зрения смотреть. По оценкам, 80% данных, или более того, собранных в цепочке поставок полупроводниковых приборов (от проектирования до производства и использования пользователем), никогда не используются. Хотя это может показаться неожиданным, на это есть несколько веских причин.
К причинам, по которым никогда не используется подавляющая часть данных, собранных в цепочке поставок полупроводниковых приборов, можно отнести:
Инженерно-технический персонал рассматривает только данные, необходимые для решения конкретной проблемы, а не все собранные данные. Это особенно важно в случаях отклонений параметров технологического процесса, потому что требуется быстро определить причину проблемы и устранить ее.
В случае стабильности полупроводниковых технологических процессов или зрелости выпускаемой продукции причин просмотра всех данных нет.
Контрактные обязательства, требуемые поставщиками автомобильной и военной электроники, требуют архивного хранения некоторых типов данных в течение 10–15 лет. При этом большая часть этих данных никогда снова (после первоначального получения) не используется.
Существуют также и менее веские причины игнорирования большей части данных. Одна из них заключается в изменённости и / или недостоверности данных («грязные данные»). Другая – в неотслеживаемости и отсутствии контекста, что может породить вопросы о происхождении источника данных. Наконец, просто объем данных может быть таким, что его невозможно переработать. Мир ИС тонет в данных (рис. 6), а их объем продолжает расти.
Отслеживаемость (прослеживаемость) имеет решающее значение, когда речь заходит о понимании ценности данных. Это важно, например, при выяснении источника поступления неисправных узлов и компонентов для оборудования. Необходимо иметь возможность структуризации данных, формирования на их основе своего рода «карты», при помощи которой можно устанавливать корреляцию между различными системами оборудования по определенному тестовому значению. Это может дать представление о поведении оборудования и конечного продукта [17].
* * *
Происходящие при содействии цифровизации и цифровой электроники трансформации резко повышают значимость микроэлектроники для вопросов национальной безопасности, обороноспособности и устойчивого развития. Проблема огромного недоинвестирования отечественной микроэлектроники сохраняется с советских времен. Давно назрела необходимость официального признания микроэлектроники не просто самостоятельной отраслью, а базовой отраслью всего комплекса высокотехнологичных отраслей (включая радиоэлектронный комплекс).
Мнения о необязательности наличия современной отечественной производственной базы микроэлектроники разбиваются не только примером Huawei / HiSilicon. В российском топливно-энергетическом комплексе уже были примеры дистанционного отключения импортного оборудования. Интересно отметить и роль сообщества разработчиков ПО Индии (являющегося де-факто «первым переделом» транснациональных ИТ-корпораций) в срыве трех попыток правительства страны (с середины 1990‑х по начало 2010‑х годов) создать национальную индустрию кремниевых заводов (контрактное производство ИС).
В результате эта страна, обладая вторым по численности населением и шестым местом по ВВП (2020 г.), не способна самостоятельно создавать собственные высокотехнологичные вооружения, а в такой чувствительной области, как ИКТ-инфраструктура, полностью зависима от внешних поставщиков.
Литература
Eloy J.-Ch. How US trade pressure will strengthen China‘s semiconductor supply chain in 2021 // i-Micronews. 2021, January 14. [Электронный ресурс]. Режим доступа: https://www.i-micronews.com/how-us-trade-pressure-will-strengthen-chinas-semiconductor-supply-chain/?utm_source=ZohoCampaigns&utm_campaign=iMN_15Janvier_2021_Asia_2021-01-14&utm_medium=email
Sanchez A. Neuromorphic Processing Set to Propel Growth in AI // Vision Spectra. Spring 2021. [Электронный ресурс]. Режим доступа: https://www.photonics.com/Articles/Neuromorphic_Processing_Set_to_Propel_Growth_in_AI/a66821]
Singer P. Trillion Dollar Chip Industry Seen at SEMI ISS // Semiconductor Digest. 2020, January 18. [Электронный ресурс]. Режим доступа: https://www.semiconductor-digest.com/2021/01/18/trillion-dollar-chip-industry-seen-at-semi-iss/
Davis Sh. Annual Outlooks at Virtual ISS 2021 Point to Global Economic and Chip Industry Growth // Semiconductor Digest. 2020, January 18. [Электронный ресурс]. Режим доступа: https://www.semiconductor-digest.com/2021/01/18/annual-outlooks-at-virtual-iss‑2021‑point-to-global-economic-and-chip-industry-growth/
Manners D. 2020 foundry revenue up 23.7% on 2019 // Electronics News. 29th December 2020. [Электронный ресурс]. Режим доступа: https://www.electronicsweekly.com/uncategorised/2020‑foundry-revenue‑23-7-2019-2020-12/
Manners D. Foundry revenue to grow 23.8% this year. Electronics Weekly, 19th November 2020. [Электронный ресурс]. Режим доступа: https://www.electronicsweekly.com/news/business/foundry-revenue-grow‑23–8‑year‑2020-11/
Shilov A. GlobalFoundries Offers Ambitious Tech Plans, While Eying an IPO // EE Times, 10.21.2020. [Электронный ресурс]. Режим доступа: https://www.eetimes.com/globalfoundries-offers-ambitious-tech-plans-while-eying-an-ipo/?utm_source=newsletter&utm_campaign=link&utm_medium=EETimesDaily‑20201022&oly_enc_id=5245B7817912J8Z
Mark LaPedus. New Transistor Structures At 3 nm/2 nm // Semiconductor Engineering. January 25th 2021. [Электронный ресурс]. Режим доступа: https://semiengineering.com/new-transistor-structures-at‑3nm‑2nm/
Intel Looks Ahead to Stacked Nano-Ribbon Transistors, Anti-Ferroelectric E-DRAM at IEDM // Semiconductor Digest. 2020, November 30. [Электронный ресурс]. Режим доступа: https://www.semiconductor-digest.com/2020/11/30/intel-looks-ahead-to-stacked-nano-ribbon-transistors-anti-ferroelectric-e-dram-at-iedm/
Scansen D. ISSCC: Focus on the SoC // EE Times. 02.21.2021. [Электронный ресурс]. Режим доступа: https://www.eetimes.com/isscc-focus-on-the-soc/?utm_source=newsletter&utm_campaign=link&utm_medium=EETimesDaily‑20210222&oly_enc_id=5245B7817912J8Z#
Scansen D. AMD, TSMC & Imec Show Their Chiplet Playbooks at ISSCC // EE Times. 02.26.2021. [Электронный ресурс]. Режим доступа: https://www.eetimes.com/amd-tsmc-imec-show-their-chiplet-playbooks-at-isscc/#
Scansen D. Chip Makers Must Learn New Ways to Play „D“. EE Times. 03.19.2021. [Электронный ресурс]. Режим доступа: https://www.eetimes.com/chip-makers-must-learn-new-ways-to-play-d/
Замечания к использованию 2D-материалов. Экспресс-информация по зарубежной электронной технике. 8 (6732) от 22 апреля 2021 года. [Электронный ресурс]. Режим доступа: https://www.instel.ru/upload/iblock/bfa/ZET‑8(6732).pdf
Mutschler A. St. Designing Low Energy Chips And Systems. Semiconductor Engineering. February 1st 2021. [Электронный ресурс]. Режим доступа: https://semiengineering.com/designing-for-low-energy/
Проблема старения, моделирование и проектирование ИС // Экспресс-информация по зарубежной электронной технике, 6 (6730) от 25 марта 2021 года. [Электронный ресурс]. Режим доступа: http://zet.instel.ru/articles/8639/?sphrase_id=2993
Bardon M. G., Parvais B. The Environmental Footprint of Logic CMOS Technologies // IMEC. 17 December 2020. [Электронный ресурс]. Режим доступа:
https://www.imec-int.com/en/articles/environmental-footprint-logic-cmos-technologies
Meixner A. Too Much Fab And Test Data, Low Utilization // Semiconductor Engineering. January 12th 2021. [Электронный ресурс]. Режим доступа: https://semiengineering.com/too-much-fab-and-test-data-low-utilization/(Endnotes)
М. Макушин
Цифровизация и дальнейшее развитие цифровой электроники, безусловно, приведут к изменениям промышленного, экономического и социального укладов. Основой цифровизации является микроэлектроника – и как наука, и как отрасль промышленности. От динамики и направления ее развития будут во многом зависеть успех и темпы цифровой трансформации.
Тесная связь цифровизации и цифровой электроники – несомненна. Интегральные микросхемы, датчики, дискретные полупроводниковые приборы и т. п. являются теми «строительными блоками», без которых невозможно создать ни одной электронной системы. Усложнение и удорожание процессов проектирования и производства ИС по мере их масштабирования приводит к астрономическому росту стоимости производственных мощностей. Более того, наличие гарантированного доступа к этим мощностям становится не только одним из важнейших факторов конкурентоспособности, но и выживания целых цепочек поставок – вплоть до производителей конечных электронных систем и продукции, в которой они используются (автомобили, различные электронные системы и т. д.).
Цифровизация и новый «суперцикл» полупроводниковой промышленности
Формирующееся цифровое общество основано на достижениях комплекса высокотехнологичных отраслей. Основой реализации этой тенденции являются изделия микроэлектроники (ИС и другие полупроводниковые приборы). Борьба за доминирование в области обеспечения перехода к цифровому обществу во многом является борьбой за микроэлектронику. Развитие сферы высоких технологий обладает огромным потенциалом воздействия на повседневную деятельность человека. Первые ростки цифровизации общества возникли с появлением больших ЭВМ коллективного пользования. Появилась парадигма «одна ЭВМ – множество пользователей». В дальнейшем, с появлением в конце 1980‑х годов персональных компьютеров (ПК), эта парадигма изменилась: «одно вычислительное средство – один пользователь». Появление смартфонов, планшетных ПК и различных устройств, обладающих той или иной степенью интеллектуальности (вычислительными возможностями), вновь изменило парадигму: «один пользователь – множество вычислительных устройств». Появилось и понятие «цифровое общество», начался переход к цифровой экономике. Ближайшие перспективы связаны с дальнейшим развитием смарт-устройств, увеличением уровня автоматизации и роботизации производства, повседневной жизни и других аспектов человеческой деятельности.
Следующим этапом развития, по представлениям аналитиков Yole Développement (Лион, Франция), станет повсеместное внедрение средств дополненной (расширенной) реальности (рис. 1), вплоть до появления «человека с расширенными возможностями», методов голографического взаимодействия [1]. Большое значение при переходе к цифровому обществу будут иметь методики и средства искусственного интеллекта, машинного обучения и т. п. [2].
Одновременно с процессами цифровизации происходят и изменения собственно полупроводниковой промышленности, которая, по мнению аналитиков Linx Consulting, вступает в очередной «суперцикл». Его основа – появление решений Интернета вещей, поддерживаемых 5G-технологиями и возможностями внутрикристального анализа данных (это анализ данных, осуществляемый встроенными в кристалл ИС структурами, элементами, ядрами, блоками). Первый суперцикл, начавшийся в конце 1980‑х годов в связи с быстрым распространением ПК, вошел в силу в 1992 году с появлением первого Web-браузера.
Следующий суперцикл, начало которого относится к 2000‑м годам, был обусловлен началом оказания услуг 3G-связи (рис. 2). В следующие 5–10 лет следует ожидать наступления очередного суперцикла, именуемого «взаимосвязанным миром».
Можно сказать, что наступающий этап развития сектора информационно-коммуникационных технологий (ИКТ) будет связан с распространением 5G-технологий и распространением ИИ в сферу краевых вычислений. Все это потребует значительных объемов полупроводниковых приборов [3]. В секторе ИКТ ожидается увеличение спроса на ИС по всем конечным электронным системам и применениям, к которым относятся мобильная связь, Интернет вещей, облачные вычисления, аналитика больших данных, робототехника и ИИ. В предстоящие четыре года среднегодовые темпы роста в сложных процентах (СAGR) секторов вычислительной техники и трубок мобильных телефонов составит 4,5%. В 2024 году продажи ИС для вычислительной техники (ЦОД, ПК и периферия) достигнут 170 млрд долл., а ИС для мобильных телефонов – 144 млрд долл. [4].
Масштабирование и интеграция
С точки зрения дальнейшего развития микроэлектроники большое значение имеют два фактора – масштабирование и интеграция. В настоящее время в плане масштабирования производители изделий микроэлектроники руководствуются двумя концепциями: «Больше Мура!» (More Moore!) и «Больше, чем Мур» (More than Moore). Первая направлена на обеспечение дальнейшего действия так называемого закона Мура (удвоение числа транзисторов на кристалле каждые 18–24 месяца без увеличения удельной стоимости функции для конечного потребителя) за счет новых и приборных архитектур, переход к проектным нормам 7 / 5 нм и менее. Вторая направлена на достижение больших результатов и в более широком диапазоне, чем предусматривается законом Мура благодаря использованию 2,5D- и 3D-архитектур, позволяющих существенно наращивать функциональность, сокращать занимаемое пространство и потребляемую мощность, а также использованию перспективных материалов и приборных структур.
Производить ИС с проектными нормами 7 и 5 нм сейчас могут только Samsung (Ю. Корея) и TSMC (Тайвань). Они же ведут НИОКР по разработке техпроцессов с топологиями 3 нм и менее [5]. При этом проектировать ИС с проектными нормами 7 / 5 нм может большее число фирм. Соответственно гарантированный доступ к производственным мощностям становится не только одним из важнейших факторов конкурентоспособности, но и уязвимым местом – последнее хорошо видно на примере блокировки американцами возможностей китайской Huawei и ее полупроводникового отделения HiSilicon использования услуг TSMC при изготовлении ИС с проектными нормами менее 22 нм [6].
Примером последователя концепции «Больше, чем Мур» можно считать корпорацию GlobalFoundries, отказавшуюся в 2018 году от дальнейшего масштабирования ИС на уровне 14 / 12-нм проектных норм, которая сосредоточилась на глубокой модернизации имеющихся процессов. Ее представители утверждают, что с экономической точки зрения 22‑нм ИС GlobalFoundries третьего поколения эффективнее 10‑нм приборов первого поколения ее основных конкурентов. В 2016 году она представила платформу 12FDX, «полностью масштабированную» версию процесса 22FDX, способную обеспечивать производительность приборов 10‑нм класса (10-19 нм) первого поколения при снижении издержек и потребляемой мощности. Но пока технология 22FDX пользуется растущим успехом, GlobalFoundries не хочет делать 12‑нм платформу официально доступной или же объявлять предполагаемое время ее вывода на рынок [7].
С точки зрения интеграции происходят существенные процессы. Еще в 2010–2015 годах предполагалось, что наибольшая ее степень – системы-на-кристалле (SoC). Однако по мере масштабирования формирование SoC становилось все белее проблематичным, и в качестве выхода из сложившейся ситуации стали использоваться чиплеты – СФ-блоки различного назначения, с помощью которых можно обеспечивать дальнейшее масштабирование сложных систем. Понятие «система в модуле» (SiP) получило новое наполнение. То есть обеспечением дальнейшего повышения уровня интеграции стала определенная дезинтеграция.
Всем этим аспектам на последних международных конференциях уделялось большое внимание. Это, в частности, 66‑я Международная конференция по электронным приборам (International Electron Device Meeting, IEDM) и 68‑я Международная конференция по твердотельным ИС (International Solid State Circuit Conference, ISSCC), прошедшие в виртуальном режиме в декабре 2020 года и в феврале 2021 года соответственно.
Масштабирование: к 3 нм и менее
Как известно, на смену планарным транзисторам пришли FinFET – полевые МОП-транзисторы, созданные на КНИ-подложке, у которых затвор расположен на двух, трех или четырех сторонах канала или окружает канал, формируя таким образом структуру двойного затвора. Название finfet возникло из-за того, что форма области истока / стока напоминает спинной плавник рыбы на поверхности кремния. Но и эта технология подходит к пределам своих возможностей – Intel, Samsung, TSMC и ряд других корпораций / исследовательских центров закладывают основу для перехода от современных FinFET-транзисторов к новым полевым транзисторам с круговыми затворами (gate-all-around, GAA FET) на технологических уровнях 3 / 2 нм (рис. 3). Предполагается, что этот переход начнется в 2022-м или в 2023 годах. GAA FET обладают по сравнению с FinFET лучшей производительностью, меньшими потребляемой мощностью и токами утечки [8, 9].
Технология GAA имеет решающее значение для дальнейшего масштабирования транзисторов. Одной из ключевых характеристик 3‑нм GAA-транзистора является пороговое напряжение, которое может составлять 0,3 В. Это позволяет значительно быстрее осуществлять переключение и обеспечивает более низкую потребляемую мощность в режиме ожидания по сравнению с 3‑нм FinFET. Затраты на проектирование 3‑нм GAA-транзисторов не должны существенно отличаться от аналогичных показателей 3‑нм FinFET-транзисторов. Основной проблемой для GAA-транзисторов является аттестация СФ-блоков, которая обходится в 1,5 раза дороже, чем для 3‑нм FinFET [8].
Одним из лидеров этого направления является корпорация Samsung, представившая на ISSCC‑2021 доклад не просто о GAA FET, а о MBCFET (Multi Bridge Channel FET) – полевых транзисторах с множественными мостиками канала, у которых канал разделяется на несколько расположенных друг над другом каналов в виде нанолистов, окруженных со всех сторон затвором. Другими словами, это горизонтально расположенные друг над другом каналы в виде нанолистов, а не вертикальные гребни, как в транзисторах FinFET.
Характеристики MBCFET-транзистора управляются как за счет варьирования числа нанолистов, так и с помощью изменения их ширины. Этим определяется тип транзистора: с высокой производительностью (быстродействием) или с меньшей производительностью и малой потребляемой мощностью. Но, в отличие от прежних типов транзисторов, число градаций уровней производительности / быстродействия MBCFET-транзистора увеличивается с 2 до 5–7.
По сравнению с FinFET-транзисторами, возможности масштабирования которых подходят к пределам физических возможностей, MBCFET обладают улучшенной электростатикой полностью окруженного канала транзистора. Управление каналом осуществляется с четырех (а не с трех, как у FinFET) сторон.
Улучшение управления каналом это еще не все. Технология MBCFET возвращает вариативность проектирования, которая исчезла при замене планарных транзисторов FinFET-транзисторами.
Архитектура FinFET определяет ширину транзистора дискретно. Если требуется улучшить ток возбуждения, добавляется «плавник». Если необходимо изменить отношение полярностей транзисторов n-типа и p-типа, решение также заключается в увеличении числа «плавников».
Со своей стороны, архитектура MBCFET позволяет разработчикам плавно изменять ширину транзистора. Это обеспечивает лучшую оптимизацию потребляемой мощности, производительности и площади.
«Бесступенчатость» изменения ширины нанолистового транзистора позволила исследователям Samsung точно балансировать отношение p / n для лучшей оптимизации скорости считывания и записи ячейки.
Для дальнейшего повышения производительности СОЗУ разработчики Samsung предложили методику адаптивной двойной разрядной шины (adaptive dual bit line, ADBL). При параллельном подключении во время операции записи вспомогательной разрядной шины сопротивление основной разрядной шины снижается, что, в свою очередь, улучшает скорость записи. Сообщается, что использование методики ADBL не оказывает отрицательного влияния на быстродействие или потребляемую мощность во время операций считывания [10].
Интеграция и чиплеты
В области системной интеграции наблюдается тенденция перехода от наращивания функциональных возможностей на кристалле (системы-на-кристалле, SoC) к технологии, интегрирующей каждый СФ-блок как физически отдельный чиплет. С этой точки зрения примечательными являются доклады, представленные на ISSCC‑2021 корпорациями AMD и TSMC.
Новейшие процессоры корпорации AMD хорошо известны своим чиплетным подходом, который позволил оптимизировать проектирование и использовать при создании конкретных кристаллов процессоров наиболее подходящие проектные нормы. Основным коммерческим аргументом использования технологии чиплетов, насколько это касается корпорации AMD, по-видимому, является снижение удельных издержек при формировании годного кристалла. Увеличение выхода годных является одним из естественных преимуществ уменьшения размеров кристаллов ИС. При этом каждая пластина, которую обрабатывает для AMD кремниевый завод, содержит меньшее число отказавших кристаллов. Поскольку дефект, возникающий на любом месте большого кристалла, способен вывести его из строя, разделение большого кристалла на четыре кристалла меньшего размера позволяет получить три годных кристалла из четырех вместо потери всего большого кристалла.
Многие разработчики ИС, особенно специализирующиеся в области приборов для высокопроизводительных вычислений (НРС), признают, что для сохранения технологического лидерства наряду с переходом от монолитных к многокристальным (на основе чиплетов) конструкциям требуется и использование новейших технологических процессов (с меньшими проектными нормами). Но дальнейшее масштабирование связано с резким повышением издержек – особенно ярко это проявляется на уровне проектных норм менее 14 / 16 нм (рис. 4).
Решения на основе чиплетов обеспечивают оптимизацию стоимости и производительности. В рамках серверного процессора EPYC специалисты корпорации AMD разделили конструкцию по уровням проектных норм. Функциональные блоки центрального процессора, которые в наибольшей мере выигрывают от масштабирования, реализованы по 7‑нм технологическому процессу. Аналоговые блоки и блоки устройств ввода-вывода реализованы по более зрелым проектным нормам. Все это имеет смысл – аналоговые схемы просто не выигрывают от масштабирования транзисторов или шага межсоединений.
Вычислительный комплексный кристалл EPYC 2‑го поколения на 86% ориентирован на функции центрального процессора и кэш-память 3‑го уровня (СОЗУ). Все это оправдывает использование дорогостоящего 7‑нм технологического процесса.
Аналоговые блоки и устройства ввода-вывода занимают значительную площадь высокопроизводительных процессоров настольных ПК и серверов. Это хорошо иллюстрируется на примере процессора EPYC 2, в котором размещен довольно большой кристалл, занятый устройствами ввода-вывода (рис. 5).
Разделение кремниевого кристалла на чиплеты – это только первая часть проблемы. Чиплеты решили одну проблему, но породили новые трудности при проектировании. Соединение девяти чиплетов на одной подложке модуля потребовало серьезных проектных изысканий.
Тем не менее, работа по продвижению процессора EPYC 2 в область реального проектирования методом смешения (выбора элементов) и подгонки принесла свои плоды.
По расчетам специалистов корпорации AMD, затраты на проектирование конструкций с отдельным кристаллом устройств ввода-вывода, реализованных по более дешевому 14‑нм технологическому процессу (при том, что вычислительные чиплеты реализуются по 7‑нм процессу), будут снижены по всему ассортименту продукции с учетом числа ядер и производительности. Если же сравнивать новые конструкции EPYC 2 с монолитными процессами, содержащими от 24 до 48 ядер, то издержки производства проектирования снижаются вдвое. Разработчики AMD отмечают, что реализация более крупных ядер в качестве монолитных попросту неосуществима. Судя по результатам работ AMD, альтернативы чиплетам действительно не существует. Они на данный момент являются шагом вперед.
Специалисты TSMC в настоящее время ведут работы по интеграции технологий этажирования кристаллов ИС, относящиеся к начальным этапам обработки пластин (FEOL) и технологий корпусирования на завершающих этапах обработки пластин (BEOL). На этой основе формируется новая программа интеграции системного уровня, продвигаемая под торговой маркой 3DFabric. Технологии, относящиеся к FEOL-процессам – «кристалл-на-пластине» (chip-on-wafer, CoW) и «пластина-на-пластине» (wafer-on-wafer, WoW). При их объединении реализуется технология «система-на-интегральной схеме» (system-on-integrated-chips, SoIC).
Разработчики TSMC отмечают, что ранее под аббревиатурой SoIC понималось другое – плоский корпус ИС с двусторонним расположением выводов (в форме крыла чайки) – small outline integrated circuit (микрокорпус ИС типа SO). То есть речь идет об изменении понятия локального кремниевого межсоединения (local silicon interconnect, LSI). Новый подход TSMC аналогичен технологии EMIB корпорации Intel. По всей видимости, даже кремниевые интерпозеры лучше функционируют как чиплеты. По оценкам разработчиков TSMC, подход SоIC по плотности расположения выводов в 16 раз превосходит подход с использованием микростолбиковых выводов (табл. 1) [11].
3D или 2D?
Масштабирование ИС потребовало перехода от планарных КМОП-архитектур к трехмерным архитектурам, то есть к 3D-транзисторам. Такой переход потребовал, в частности, и переосмысления некоторых терминов – их корректировки, адаптации или повторного использования. Например, продолжает использоваться термин МОП полевые транзисторы, MOSFET (metal-oxide-semiconductor, MOS – металл-окисел-полупроводник), несмотря на замену оксида кремния (О) на изолирующие материалы с высокой диэлектрической проницаемостью (high-k). В сложившихся условиях предпочтительнее использовать термин МИП полевые транзисторы, MISFET (metal-insulator-semiconductor, MIS – металл-изолятор-полупроводник), поскольку он более точен [12]. Этому вопросу посвящена одна из недавних статей в онлайн-журнале Nature. Ее авторы утверждают, что кремниевая материальная система подошла к пределам своих возможностей, и в этом плане все больше внимания привлекают перспективы развития и использования 2D-транзисторов. Дело не только в том, что FinFET «выдыхаются». Это, конечно же, так – при переходе к топологическим размерам элементов 3 нм и менее потребуются GAA-транзисторы. При этом будущие приборы будут достаточно тонкими (один или два монослоя), чтобы считаться двумерными [13]. Может быть, это само собой разумеется, но традиционные трехмерные полупроводники, такие как кремний, плохо работают в этих условиях.
Подобная перспектива требует введения такого класса материалов, как дихалькогенды на основе переходных металлов (transition metal dichalcogenides, TMD или TMDC). К ним относятся дисульфид молибдена (MoS2), диселенид молибдена (MoSe2), дителлурид молибдена (MoTe2), диселенид вольфрама (WSe2) и дисульфид вольфрама (WS2) [12].
Получается, что при дальнейшем масштабировании не только вводятся новые материальные структуры, но и возникает неопределенность в понятийном аппарате – вроде структуры и 3D, но их толщина позволяет рассматривать эти структуры как двумерные… И это далеко не все.
Некоторые другие проблемы
Освоение новых технологических процессов вне зависимости от того, какая концепция дальнейшего развития применяется производителем и / или разработчиком, порождает множество новых проблем или обостряет ранее существовавшие. В частности, значительное внимание уделяется таким вопросам, как оптимизация энергопотребления, проблемы старения, моделирования и проектирования ИС, методики оценки экологичности их производства, рост объемов данных (связанных с производством).
По мере масштабирования ИС и усложнения конструкций SoC обостряется вопрос оптимизации потребляемой мощности. Особенно это важно для конечных систем с батарейным питанием. Отраслевые специалисты считают, что при анализе потребляемой мощности и разработке методов ее оптимизации необходимо применять комплексный подход, охватывающий как можно больший круг возможных решений. Подробную статью по этому вопросу в феврале текущего года опубликовали в журнале Semiconductor Engineering специалисты корпорации Synopsys [14].
Проблема старения конструкций ИС также обостряется. Ее решение переносится на все более ранние этапы процесса проектирования, начиная с уровня архитектуры. Хотя механизмы, способствующие старению, понятны, промышленность продолжает прилагать усилия к созданию моделей, обеспечивающих достаточную точность. Частично проблема заключается в том, что не хватает времени для сбора данных, которые можно было бы использовать для оценки и точной настройки этих моделей. Процесс продолжается. До тех пор, пока точность моделей не достигнет приемлемого уровня, проектировщикам придется применять два подхода. Первый – использовать в определенной мере принцип избыточности. Второй – включать в свои приборы адаптивные схемы, чтобы иметь возможность смягчать любые проблемы старения – по мере их возникновения [15].
Вопросы воздействия на окружающую среду экосистемы микроэлектронной промышленности обостряются, но сегодня на этот вопрос однозначного ответа нет: целостного подхода к точной оценке влияния производства ИС на экологию не существует.
Межуниверситетский центр микроэлектроники (IMEC, Левен, Бельгия) недавно предложил решение – методику совместной оптимизации технологий проектирования и изготовления полупроводниковых приборов (Design Technology Co-Ohtimization, DTCO), представленную на IEDM‑2020. Метод DTCO позволяет принимать во внимание технологические маршруты как современных, так и перспективных технологий проектирования / изготовления ИС. Они могут объединяться с соответствующей технологической информацией об этапах технологического процесса и оборудования, что позволяет проводить анализ показателей потребляемой мощности – производительности – площади кристалла – стоимости – экологичности (PPACE) [16].
Вопрос использования собираемых в процессе производства данных и их использования освещается реже, поэтому есть смысл рассмотреть его подробнее.
Производственные процессы и объемы собираемых данных
Может ли в процессе производства полупроводников и электроники быть слишком много данных? Ответ зависит от того, с какой точки зрения смотреть. По оценкам, 80% данных, или более того, собранных в цепочке поставок полупроводниковых приборов (от проектирования до производства и использования пользователем), никогда не используются. Хотя это может показаться неожиданным, на это есть несколько веских причин.
К причинам, по которым никогда не используется подавляющая часть данных, собранных в цепочке поставок полупроводниковых приборов, можно отнести:
Инженерно-технический персонал рассматривает только данные, необходимые для решения конкретной проблемы, а не все собранные данные. Это особенно важно в случаях отклонений параметров технологического процесса, потому что требуется быстро определить причину проблемы и устранить ее.
В случае стабильности полупроводниковых технологических процессов или зрелости выпускаемой продукции причин просмотра всех данных нет.
Контрактные обязательства, требуемые поставщиками автомобильной и военной электроники, требуют архивного хранения некоторых типов данных в течение 10–15 лет. При этом большая часть этих данных никогда снова (после первоначального получения) не используется.
Существуют также и менее веские причины игнорирования большей части данных. Одна из них заключается в изменённости и / или недостоверности данных («грязные данные»). Другая – в неотслеживаемости и отсутствии контекста, что может породить вопросы о происхождении источника данных. Наконец, просто объем данных может быть таким, что его невозможно переработать. Мир ИС тонет в данных (рис. 6), а их объем продолжает расти.
Отслеживаемость (прослеживаемость) имеет решающее значение, когда речь заходит о понимании ценности данных. Это важно, например, при выяснении источника поступления неисправных узлов и компонентов для оборудования. Необходимо иметь возможность структуризации данных, формирования на их основе своего рода «карты», при помощи которой можно устанавливать корреляцию между различными системами оборудования по определенному тестовому значению. Это может дать представление о поведении оборудования и конечного продукта [17].
* * *
Происходящие при содействии цифровизации и цифровой электроники трансформации резко повышают значимость микроэлектроники для вопросов национальной безопасности, обороноспособности и устойчивого развития. Проблема огромного недоинвестирования отечественной микроэлектроники сохраняется с советских времен. Давно назрела необходимость официального признания микроэлектроники не просто самостоятельной отраслью, а базовой отраслью всего комплекса высокотехнологичных отраслей (включая радиоэлектронный комплекс).
Мнения о необязательности наличия современной отечественной производственной базы микроэлектроники разбиваются не только примером Huawei / HiSilicon. В российском топливно-энергетическом комплексе уже были примеры дистанционного отключения импортного оборудования. Интересно отметить и роль сообщества разработчиков ПО Индии (являющегося де-факто «первым переделом» транснациональных ИТ-корпораций) в срыве трех попыток правительства страны (с середины 1990‑х по начало 2010‑х годов) создать национальную индустрию кремниевых заводов (контрактное производство ИС).
В результате эта страна, обладая вторым по численности населением и шестым местом по ВВП (2020 г.), не способна самостоятельно создавать собственные высокотехнологичные вооружения, а в такой чувствительной области, как ИКТ-инфраструктура, полностью зависима от внешних поставщиков.
Литература
Eloy J.-Ch. How US trade pressure will strengthen China‘s semiconductor supply chain in 2021 // i-Micronews. 2021, January 14. [Электронный ресурс]. Режим доступа: https://www.i-micronews.com/how-us-trade-pressure-will-strengthen-chinas-semiconductor-supply-chain/?utm_source=ZohoCampaigns&utm_campaign=iMN_15Janvier_2021_Asia_2021-01-14&utm_medium=email
Sanchez A. Neuromorphic Processing Set to Propel Growth in AI // Vision Spectra. Spring 2021. [Электронный ресурс]. Режим доступа: https://www.photonics.com/Articles/Neuromorphic_Processing_Set_to_Propel_Growth_in_AI/a66821]
Singer P. Trillion Dollar Chip Industry Seen at SEMI ISS // Semiconductor Digest. 2020, January 18. [Электронный ресурс]. Режим доступа: https://www.semiconductor-digest.com/2021/01/18/trillion-dollar-chip-industry-seen-at-semi-iss/
Davis Sh. Annual Outlooks at Virtual ISS 2021 Point to Global Economic and Chip Industry Growth // Semiconductor Digest. 2020, January 18. [Электронный ресурс]. Режим доступа: https://www.semiconductor-digest.com/2021/01/18/annual-outlooks-at-virtual-iss‑2021‑point-to-global-economic-and-chip-industry-growth/
Manners D. 2020 foundry revenue up 23.7% on 2019 // Electronics News. 29th December 2020. [Электронный ресурс]. Режим доступа: https://www.electronicsweekly.com/uncategorised/2020‑foundry-revenue‑23-7-2019-2020-12/
Manners D. Foundry revenue to grow 23.8% this year. Electronics Weekly, 19th November 2020. [Электронный ресурс]. Режим доступа: https://www.electronicsweekly.com/news/business/foundry-revenue-grow‑23–8‑year‑2020-11/
Shilov A. GlobalFoundries Offers Ambitious Tech Plans, While Eying an IPO // EE Times, 10.21.2020. [Электронный ресурс]. Режим доступа: https://www.eetimes.com/globalfoundries-offers-ambitious-tech-plans-while-eying-an-ipo/?utm_source=newsletter&utm_campaign=link&utm_medium=EETimesDaily‑20201022&oly_enc_id=5245B7817912J8Z
Mark LaPedus. New Transistor Structures At 3 nm/2 nm // Semiconductor Engineering. January 25th 2021. [Электронный ресурс]. Режим доступа: https://semiengineering.com/new-transistor-structures-at‑3nm‑2nm/
Intel Looks Ahead to Stacked Nano-Ribbon Transistors, Anti-Ferroelectric E-DRAM at IEDM // Semiconductor Digest. 2020, November 30. [Электронный ресурс]. Режим доступа: https://www.semiconductor-digest.com/2020/11/30/intel-looks-ahead-to-stacked-nano-ribbon-transistors-anti-ferroelectric-e-dram-at-iedm/
Scansen D. ISSCC: Focus on the SoC // EE Times. 02.21.2021. [Электронный ресурс]. Режим доступа: https://www.eetimes.com/isscc-focus-on-the-soc/?utm_source=newsletter&utm_campaign=link&utm_medium=EETimesDaily‑20210222&oly_enc_id=5245B7817912J8Z#
Scansen D. AMD, TSMC & Imec Show Their Chiplet Playbooks at ISSCC // EE Times. 02.26.2021. [Электронный ресурс]. Режим доступа: https://www.eetimes.com/amd-tsmc-imec-show-their-chiplet-playbooks-at-isscc/#
Scansen D. Chip Makers Must Learn New Ways to Play „D“. EE Times. 03.19.2021. [Электронный ресурс]. Режим доступа: https://www.eetimes.com/chip-makers-must-learn-new-ways-to-play-d/
Замечания к использованию 2D-материалов. Экспресс-информация по зарубежной электронной технике. 8 (6732) от 22 апреля 2021 года. [Электронный ресурс]. Режим доступа: https://www.instel.ru/upload/iblock/bfa/ZET‑8(6732).pdf
Mutschler A. St. Designing Low Energy Chips And Systems. Semiconductor Engineering. February 1st 2021. [Электронный ресурс]. Режим доступа: https://semiengineering.com/designing-for-low-energy/
Проблема старения, моделирование и проектирование ИС // Экспресс-информация по зарубежной электронной технике, 6 (6730) от 25 марта 2021 года. [Электронный ресурс]. Режим доступа: http://zet.instel.ru/articles/8639/?sphrase_id=2993
Bardon M. G., Parvais B. The Environmental Footprint of Logic CMOS Technologies // IMEC. 17 December 2020. [Электронный ресурс]. Режим доступа:
https://www.imec-int.com/en/articles/environmental-footprint-logic-cmos-technologies
Meixner A. Too Much Fab And Test Data, Low Utilization // Semiconductor Engineering. January 12th 2021. [Электронный ресурс]. Режим доступа: https://semiengineering.com/too-much-fab-and-test-data-low-utilization/(Endnotes)
Отзывы читателей
