eng
Выпуск #1/2026
А. Строгонов
ОСОБЕННОСТИ РЕАЛИЗАЦИИ КОНВЕЙЕРНОГО ПРОЦЕССОРНОГО ЯДРА RISC-V В БАЗИСЕ ПЛИС
ОСОБЕННОСТИ РЕАЛИЗАЦИИ КОНВЕЙЕРНОГО ПРОЦЕССОРНОГО ЯДРА RISC-V В БАЗИСЕ ПЛИС
Просмотры: 5
DOI: 10.22184/1992-4178.2026.253.1.122.127
В статье рассматриваются особенности разработки 5-стадийного конвейерного процессорного ядра RISC-V
в САПР Altera Quartus Prime Standard Edition для последующей реализации в базисе ПЛИС серии Cyclone V.
Теги: modelsim altera архитектура risc-v конвейерный процессор синтез кода язык описания аппаратуры
Подпишитесь на журнал, чтобы прочитать полную версию статьи.
В статье рассматриваются особенности разработки 5-стадийного конвейерного процессорного ядра RISC-V
в САПР Altera Quartus Prime Standard Edition для последующей реализации в базисе ПЛИС серии Cyclone V.
Теги: modelsim altera архитектура risc-v конвейерный процессор синтез кода язык описания аппаратуры
Подпишитесь на журнал, чтобы прочитать полную версию статьи.
Отзывы читателей
