eng
Выпуск #3/2010
В.Цветов.
Развитие классической микроэлектроники. Ожидаемые физико-технические пределы
Развитие классической микроэлектроники. Ожидаемые физико-технические пределы
Просмотры: 4269
Интерес к предельным возможностям классической микроэлектроники возник давно. Гордон Мур, основатель фирмы Intel, сформулировавший закон Мура, который действует уже 45 лет, однажды сказал: "Никогда экспоненциальная зависимость не бывает навсегда, но это "навсегда" может быть отложено". Так оно и происходит уже в течение 50 лет. Дискуссии по этому вопросу перешли из журнальных публикаций в учебники [1–4]. Цель этой статьи – несколько развить тезис о приближении предела совершенствования изделий классической микроэлектроники по многим физико-техническим характеристикам микросхем.
Среди важнейших мировых научно-технических направлений микроэлектроника в течение всей второй половины XX века занимала ведущее место. Степень интеграции электронных компонентов на кристалле монолитных интегральных схем (МИС) – одна из главных их характеристик. А основной метод совершенствования МИС – физическое масштабирование их структур. Критерии масштабирования были разработаны ведущими мировыми экспертами в области полупроводниковых приборов.
Каждые два года на предстоящие 15 лет составляется и публикуется прогноз развития полупроводниковой технологии (International Technology Roadmap for Semiconductors – ITRS, или Международная дорожная карта развития технологии полупроводников) [5]. В последнем, опубликованном к настоящему времени, документе ITRS-2007 уровни ежегодно достигаемых минимальных размеров элементов и критерии масштабирования прогнозируются до 2022 года. В дорожной карте также приведены ожидаемые параметры интегральных схем с учетом их масштабирования. Определены основные объекты масштабирования – микросхемы оперативной памяти (ОЗУ), микропроцессоров (МПУ), заказные (специализированные) схемы (ASIC). Приведен перечень критичных параметров выбранных объектов, по которым устанавливается уровень масштабирования контактных площадок под металл первого слоя для ОЗУ, длины канала МОП-транзистора, полушага металлической разводки в схемах ОЗУ и ASIC. И, наконец, степень масштабирования по отношению к линейным размерам элементов микросхем предыдущего поколения установлен равным 0,7. Минимально возможным размером элемента в интегральной схеме принято считать размер элемента, обеспечивающего именно те параметры, которые выбраны как критичные для микросхемы данного типа.
Согласно ITRS-2007, пределом масштабирования станут минимальные размеры элементов классических МОП-структур, составляющие 11–22 нм. Это обусловлено как техническими возможностями технологического оборудования, так и следующими особенностями структуры МОП-транзистора:
малой толщиной подзатворного диэлектрика, которая приводит к существенному увеличению туннельного тока в цепи исток-затвор;
малым сечением линий металлизации, вследствие чего плотность тока в них превышает предел, приводящий к электромиграции атомов материала проводников;
малой толщиной межслойного диэлектрика, провоцирующей высокие значения паразитной емкости в системе многослойной металлизации;
высоким сопротивлением проводящих слоев, что вызывает ощутимое падение напряжения вдоль токопроводящих линий и в результате – снижение помехоустойчивости интегральных схем;
вынужденным снижением напряжения питания для уменьшения выделяемой мощности сверхбольшими интегральными схемами, что приводит к уменьшению допустимого размаха сигнала и дополнительному снижению помехозащищенности МИС;
возникновением серьезной проблемы отвода выделяемой микросхемой мощности при увеличении функциональной сложности интегральной схемы, несмотря на снижение напряжения питания.
Динамическая мощность переключения КМОП-структур зависит от напряжения питания (квадратично), тактовой частоты (линейно) и выходной емкости. Согласно прогнозу, напряжение питания должно уменьшаться примерно на 10% каждые три года, а тактовая частота повышаться за этот период на 25%, поэтому произведение U2dd·f для всего прогнозируемого периода практически постоянно. Для оценки емкости, перезаряжаемой в процессе переключения, используется индекс мощности, который определяется как рассеиваемая мощность (измеряемая в ваттах), приведенная к частоте 1 ГГц и 1 см2 одного слоя металлизации. Индекс мощности по годам меняется незначительно. Вместе с тем в прогноз ITRS-2007 заложено значительное снижение диэлектрической проницаемости межслойного диэлектрика, что приведет к уменьшению значений емкости, определяемых многослойной металлизацией.
Расчет показывает, что если в ближайший период динамическая рассеиваемая мощность микросхемы составит 100 Вт, то в конце прогнозируемого маршрутной картой периода мощность возрастет почти до 600 Вт. Но для всего расчетного периода нет технических решений, позволяющих уменьшить рассеиваемую мощность. Таким образом, уже по первому рассматриваемому параметру – мощности рассеивания – в рамках классической микроэлектроники достигнут физический предел.
Рассматривая подзатворную область, естественно предположить, что существует физическое ограничение минимальной толщины подзатворного диэлектрика. В ходе масштабирования наряду с уменьшением длины затвора уменьшается и толщина диоксида кремния (SiO2), который традиционно используется в качестве подзатворного диэлектрика в МОП-структурах. Начиная с оценки толщины SiO2 в 5 нм, получим, что вследствие увеличения прямого туннелирования электронами подзатворного диэлектрика избыточный ток утечки через затвор возрастает. Чтобы обеспечить требуемую напряженность поперечного электрического поля в переходной области затвор-подложка и исключить при этом токи утечки, необходимо в качестве подзатворного диэлектрика применять вместо SiO2 электроизоляционные материалы с высокой диэлектрической проницаемостью. В этом случае толщина такого диэлектрика может быть во столько раз больше толщины слоя SiO2, во сколько раз его диэлектрическая проницаемость ε больше диэлектрической проницаемости диоксида кремния εSiO2, что и позволит получить необходимую напряженность поперечного электрического поля. В расчетах принято использовать эффективную толщину оксида – ЭТО (Effective Oxide Thickness, EOT), т.е. толщину, приведенную к толщине SiO2, при которой реальная физическая толщина подзатворного диэлектрика с высокой диэлектрической проницаемостью в ε/εSiO2 раз больше эффективной толщины.
В числе пригодных для применения в микроэлектронике материалов с высокой диэлектрической проницаемостью – диоксид гафния HfO2 (ε = 26), его силикаты (HfSiОx), диоксид циркония (ZrO2) и ряд других. При использовании этих диэлектриков возможно уменьшение ЭТО до 1 нм при допустимых значениях тока утечки через затвор.
Со структурой затвор-диэлектрик-канал связаны еще два физических явления, которые особо сильно проявляются при глубоком масштабировании МДП-структур. Это – подвижность носителей в канале и состояние поликремниевого затвора в условиях сильного поперечного электрического поля и сверхтонкого слоя подзатворного диэлектрика. При масштабировании структур и уменьшении линейных размеров элементов подвижность носителей в канале уменьшается. Это приводит к уменьшению тока стока насыщения, крутизны переходной характеристики и, как следствие, к снижению быстродействия транзисторов и их коэффициента усиления. Глубокое масштабирование влияет и на электрофизические свойства материала затвора, в качестве которого, как правило, применяется сильно легированный поликремний.
При увеличении напряженности поперечного электрического поля в сочетании с уменьшением толщины подзатворного диэлектрика и увеличением уровня легирования подложки электрический заряд на затворе приводит к частичному электрическому обеднению части области затвора, примыкающей к подзатворному диэлектрику. Это, во-первых, вызывает увеличение эффективной толщины подзатворного диэлектрика, в которую теперь входит толщина части области затвора. Такое изменение влияет на все основные параметры МОП-структуры: пороговое напряжение, максимальный ток стока насыщения, параметры переключения.
Во-вторых, уменьшается эффективная толщина слоя поликремния, который должен обеспечивать высокую электропроводность проводящих контактов затвора. При малых сечениях слоев поликремния это может вызвать нежелательное падение напряжения по длине поликремниевых соединений и общее увеличение их электрического сопротивления. По мере масштабирования отрицательное влияние обеднения поликремния пропорционально возрастает. Выход – применение металлического затвора, при котором слой обеднения не образуется благодаря высокой концентрации электронов в металле. Но чтобы обеспечить необходимое значение порогового напряжения (что автоматически выполнялось при использовании поликремниевых затворов), необходимо использовать материал с соответствующей работой выхода металла, которая различна для р-МОП- и n-МОП-приборов (для р-МОП – вблизи валентной зоны, для n-МОП – вблизи зоны проводимости). Таким образом, среди многочисленных проблем, возникающих в процессе масштабирования структур микросхем, замена материала затвора занимает не последнее место.
Архитектура топологии современных микросхем с многослойной металлизацией по линейным размерам и сечениям проводников представляет собой иерархическую систему. Нижний слой металла М1, контактирующий с полупроводниковыми областями, имеет минимальный шаг разводки, а значит, минимальное сечение проводника. Для того, чтобы RC-постоянная токопроводящих линий не увеличивалась, соединения в слое металла М1 делаются короткими. Это – так называемые локальные соединения. В нескольких следующих слоях металла, называемых промежуточными, чтобы сбалансировать значение RC для этой группы, сечение проводников, как и протяженность соединений, увеличиваются. Сечение проводников верхних слоев металла, называемых глобальными, выбирается максимально возможным для микросхемы данного уровня сложности. Шаг глобальной разводки значительно превышает шаг локальной разводки М1. Такая иерархическая система межсоединений с разными размерами линий в различных слоях металла позволяет уменьшить разброс постоянных времени RC с учетом различной длины локальных и глобальных межсоединений. Глобальные соединения могут быть в три с половиной – четыре раза длиннее локальных при тех же значениях RC, что и для локальных слоев.
Максимальная допустимая плотность тока, протекающего по проводникам, определяется началом эффекта электромиграции. Для медной металлизации уже первое значение плотности тока в ряду прогнозов маршрутной карты ITRS-2007, равное 1,72·106 А/см2, превышает допустимое предельное значение плотности тока, провоцирующего процесс электродиффузии меди – 1,0·106 А/см2. Чем меньше размеры проводников, тем большие, чем допустимо при использовании чистой меди, плотности тока они должны выдерживать. Поэтому необходим поиск электропроводящих сплавов с более далеким порогом электромиграции, поскольку рассматриваемый эффект приводит к физическому разрушению проводника. Очевидно, при этом удельное сопротивление сплава по сравнению с чистой медью повысится со всеми отрицательными для микросхем последствиями.
Перманентное прогнозируемое ежегодное снижение напряжения питания микросхем, естественно, с точки зрения уменьшения мощности рассеяния, положительно. Кроме того, при этом уменьшается вероятность туннельного пробоя р-n-переходов истока и стока. В то же время малые значения питающих напряжений приводят к снижению в микросхеме логического перепада между состояниями логического нуля и единицы.
Традиционно одним из достоинств КМОП-схем считается большой запас помехоустойчивости. Существенное снижение логического перепада в сочетании со значительным падением напряжения в проводниках малого сечения при передаче логических сигналов создает проблемы при проектировании многослойной разводки в микросхеме. Поэтому формирование системы многослойной металлизации в составе интегральной схемы требует решения отдельной и весьма важной группы проблем. Общая длина межсоединений на кристалле исчисляется километрами, а сечение проводников – десятыми долями микрона. В структуре современной микросхемы уже формируется более 10 слоев металлов, в дальнейшем прогнозируется увеличение их числа до 15 слоев.
На смену алюминию в качестве материала проводника пришла медь, удельное сопротивление которой на 35% меньше, чем у алюминия, а порог электродиффузии на порядок выше. Учитывая высокий коэффициент диффузии меди и необходимость предотвратить ее попадание в объем кремния, под медные проводники наносится защитный слой материала, окружающий проводник со всех сторон и препятствующий нежелательной диффузии меди. С учетом толщины защитного слоя (первые сотни ангстрем) эффективное сечение медных проводников уменьшается. Более того, при прохождении тока по проводникам столь малого сечения происходит рассеяние электронов вследствие их взаимодействия со стенками проводника. В итоге эффективное удельное сопротивление материала проводника возрастает.
Основные проблемы, возникающие при масштабировании в связи с формированием многослойной металлизации, следующие:
увеличение значений паразитных емкостей межслойных композиций;
рост эффективного удельного сопротивления проводников и связанное с этим паразитное падение напряжения при передаче сигнала от одного логического узла к другому;
увеличение RC-задержки сигнала в проводниках с учетом роста их сопротивления и значений паразитных емкостей двух видов: емкости между параллельными смежными проводниками и межслойной емкости при пересечении проводников соседних слоев;
возможность возникновения перекрестных помех и искажений сигналов в несогласованных линиях.
Путь преодоления первой из названных проблем очевиден: уменьшение диэлектрической проницаемости межслойного диэлектрика, что оказалось весьма сложной технологической задачей. За рассматриваемый в ITRS-2007 период 2009–2022 годы предполагается, что эффективная диэлектрическая проницаемость межслойного диэлектрика уменьшится примерно на 40%. Число слоев металла на кристалле за этот период должно увеличиться тоже примерно на 40%. При постоянной площади кристалла (а это прогнозируется именно так с учетом ограничения максимального поля экспонирования процесса фотолитографии) доля вклада паразитных емкостей межслойных композиций может увеличиваться только при уменьшении толщины диэлектрика при масштабировании.
Поскольку удовлетворительных технических решений на весь прогнозируемый период в рамках классического подхода нет, нужны принципиально новые решения как для конструкции МОП-микросхемы, так и для системы многослойной металлизации.
При уменьшении линейных размеров проводящих соединений эффективная удельная электропроводность материала проводников уменьшается вследствие рассеяния электронов на границах зерен материала и на боковых границах с соседними материалами. Удельное сопротивление меди без учета механизма рассеяния составляет 2,2 мкОм·см. Даже в начале рассматриваемого прогнозного периода (шаг металлизации по М1 – 90 нм) эффективное удельное сопротивление медного проводника более чем в полтора раза превосходит объемное удельное сопротивление меди. К концу же прогнозного периода (шаг металлизации по М1 – 22 нм) оно будет превышать объемное сопротивление меди более чем в четыре раза.
При оценке пределов масштабирования современных микросхем необходимо оценить значение падения напряжения на проводниках с малым сечением и высоким удельным сопротивлением для функции передачи заданного потенциала от одной группы логических ячеек к другой. Если условно принять длину проводника М1 равной 0,1 мм, толщину – 0,5 мкм и ток – 1 мА, то падение напряжения на нем составит 0,1 В. При напряжении источника питания 1,1 В, приняв логический перепад от нуля к единице и обратно равным 1 В, получаем 10%-ное изменение уровня входного сигнала группы логических ячеек по отношению к выходному сигналу предыдущей группы. Возможно, здесь приняты несколько завышенные значения длины проводника или тока насыщения МОП-транзистора, поэтому можно полагать, что при шаге металлизации по М1 в 90 нм падение напряжения на проводниках при передаче логических сигналов незначительно влияет на помехоустойчивость работы интегральной схемы.
Ситуация резко меняется при рассмотрении структур с шагом металлизации 22 нм (2022 год). Приняв длину проводника равной 0,1 мм, толщину – 0,2 мкм и ток – 100 мкА, получим, что падение напряжения составляет 0,4 В, и это при напряжении питания 0,65 В и логическом перепаде не более 0,6 В. Очевидно, что интегральная схема в этом случае неработоспособна.
Поскольку все прогнозируемые значения параметров микросхем реализовать невозможно, необходимо искать решения в нестандартных методах передачи сигналов. Одним из таких методов может стать радиочастотная передача сигналов от одной части микросхемы в другую. Это приведет к возникновению в микросхеме своего рода локальной сети с передатчиками и приемниками, которые генерируют и принимают сигналы антенн. Другой возможный метод передачи сигналов – оптический. В этом случае в идеале в микросхеме должны быть монолитный излучатель, сигнал которого распространяется в свободном пространстве, и детектор. Самое радикальное решение для глобальных межсоединений – применение углеродных нанотрубок, электропроводность которых велика благодаря квантовому баллистическому переносу носителей заряда. Все эти решения лежат за пределами классической микроэлектроники.
При формировании усовершенствованной структуры межсоединений не только не исключаются, но и практически уже реализуются новые конструкторские решения, предусматривающие создание вспомогательной кремниевой микросхемы, содержащей только разводку межсоединений щадящих размеров. Такая микросхема соединяется с основной схемой методом перевернутого кристалла (Flip Chip). Еще один теоретически обсуждаемый вариант – трехмерная (3D) микросхема, структура которой состоит из чередующихся активных слоев (содержащих активные блоки на основе транзисторов) и слоев межсоединений.
Последние две группы проблем металлизации из числа рассмотренных связаны в основном с реактивностями (как емкостного, так и индуктивного типа), которые имеют место при параллельном расположении соседних проводников. При шаге металлизации 90 нм и менее RC-задержка глобальных соединений, длина которых между узлами интегральной схемы составляет единицы миллиметров, превышает наносекунду, что несовместимо с требованиями обеспечения тактовой частоты, равной 6 ГГц и более. Несколько лучше ситуация для локальной разводки в нижних слоях при длине проводника 0,1 мм. Но в этом случае при проектировании топологии разводки интегральных схем необходимо жестко выполнять требования обеспечения максимально допустимой длины соединений.
Помимо изложенных соображений следует учесть, что в реальных условиях интегральные схемы работают при повышенной температуре. Мощность рассеяния с увеличением плотности компонентов и рабочих частот возрастает. С ростом температуры повышается сопротивление проводников, и приведенные оценки становятся более жесткими.
Традиционное масштабирование межсоединений уже не удовлетворяет требуемым характеристикам микросхем.
Получены расчетные данные по критическим длинам проводников разводки слоя М1 и глобальной разводки, когда на проводнике за счет перекрестных помех от соседних параллельно расположенных проводников наводится 25% от величины переключаемого напряжения. Если при шаге металлизации 136 нм критическую длину проводника слоя локальной разводки в 100 мкм еще можно принять как допустимую, то для глобальных соединений, длина которых должна быть соизмеримой с линейным размером микросхемы, критическая длина проводника в 127 мкм при шаге металлизации 210 нм явно недопустима. Проблема усугубляется по мере углубления масштабирования. Например, для крайней точки прогнозируемого периода критическая длина глобальных соединений уменьшается до 31 мкм, и это при неизменной площади микросхемы, составляющей до 140 мм2. Несоответствие столь велико, что, по всей вероятности, традиционная разводка будет заменена одним из упомянутых ранее альтернативных вариантов межсоединений (радиочастотным, оптическим, нанотрубками).
Общий вывод, который очевиден после рассмотрения только части проблем, возникающих при глубоком масштабировании интегральных схем, заключается в том, что пятидесятилетняя эра классической микроэлектроники завершается, и на смену ей должна прийти электроника, основанная на квантово-размерных эффектах. Микроминиатюризация интегральных схем потребовала колоссальных усилий разработчиков в области всех аспектов развития изделий: проектирования, технологии, создания нового оборудования, применения новых материалов, организации производства. Тем не менее, сегодня все яснее проявляется предел "работы" физических принципов, на которых основана классическая микроэлектроника. Этот предел может быть достигнут к началу третьего десятилетия XXI века. Более того, еще нет технических решений реализации большинства параметров, прогнозируемых на конец рассматриваемого маршрутной картой срока.
В США создана программа Nanoelectronics Research Initiative – NRI ("Инициативные исследования в наноэлектронике"), первоочередная цель которой – разработка к 2022 году электронных компонентов, способных прийти на смену КМОП-микросхемам. В программе участвуют шесть крупнейших электронных компаний США – IBM, Intel, Texas Instruments, AMD, Freescale Semiconductors и Micron Technologies. А что же Россия? Не надо гнаться за предельными достижениями американцев в классической микроэлектронике. Это безумно дорого и непродуктивно. Россия всегда славилась фундаментальными открытиями. И это не только работы Менделеева, Павлова, Попова… В современной электронике – это исследования нобелевских лауреатов Н.Г.Басова и А.М.Прохорова в области полупроводниковых лазеров и квантовой электроники; Ж.И.Алферова – в области полупроводниковых гетероструктур… Поиск и создание принципиально новых типов электронных приборов фундаментальной отечественной наукой, а главное, быстрое освоение их промышленного производства могут вернуть России достойное место в мировой электронике.
Литература
1. Авдонин Б.Н., Мартынов В.В. Электроника. Вчера. Сегодня. Завтра? – М.: Дека, 2005.— 600с.
2. Гуртов В.А. Твердотельная электроника: Учебное пособие. – М.: Техносфера, 2005.— 406с.
3. Цветов В.П. Физические основы микроэлектроники: Учебное пособие/В.П.Цветов. – СПб.: Изд-во СЗТУ, 2009.— 188с.
4. Щука А.А. Электроника: Учебное пособие.– СПб.: БХВ,2005.— 800с.
5. International Technology Roadmap for Semiconductors. – http://public.itrs.net.
Каждые два года на предстоящие 15 лет составляется и публикуется прогноз развития полупроводниковой технологии (International Technology Roadmap for Semiconductors – ITRS, или Международная дорожная карта развития технологии полупроводников) [5]. В последнем, опубликованном к настоящему времени, документе ITRS-2007 уровни ежегодно достигаемых минимальных размеров элементов и критерии масштабирования прогнозируются до 2022 года. В дорожной карте также приведены ожидаемые параметры интегральных схем с учетом их масштабирования. Определены основные объекты масштабирования – микросхемы оперативной памяти (ОЗУ), микропроцессоров (МПУ), заказные (специализированные) схемы (ASIC). Приведен перечень критичных параметров выбранных объектов, по которым устанавливается уровень масштабирования контактных площадок под металл первого слоя для ОЗУ, длины канала МОП-транзистора, полушага металлической разводки в схемах ОЗУ и ASIC. И, наконец, степень масштабирования по отношению к линейным размерам элементов микросхем предыдущего поколения установлен равным 0,7. Минимально возможным размером элемента в интегральной схеме принято считать размер элемента, обеспечивающего именно те параметры, которые выбраны как критичные для микросхемы данного типа.
Согласно ITRS-2007, пределом масштабирования станут минимальные размеры элементов классических МОП-структур, составляющие 11–22 нм. Это обусловлено как техническими возможностями технологического оборудования, так и следующими особенностями структуры МОП-транзистора:
малой толщиной подзатворного диэлектрика, которая приводит к существенному увеличению туннельного тока в цепи исток-затвор;
малым сечением линий металлизации, вследствие чего плотность тока в них превышает предел, приводящий к электромиграции атомов материала проводников;
малой толщиной межслойного диэлектрика, провоцирующей высокие значения паразитной емкости в системе многослойной металлизации;
высоким сопротивлением проводящих слоев, что вызывает ощутимое падение напряжения вдоль токопроводящих линий и в результате – снижение помехоустойчивости интегральных схем;
вынужденным снижением напряжения питания для уменьшения выделяемой мощности сверхбольшими интегральными схемами, что приводит к уменьшению допустимого размаха сигнала и дополнительному снижению помехозащищенности МИС;
возникновением серьезной проблемы отвода выделяемой микросхемой мощности при увеличении функциональной сложности интегральной схемы, несмотря на снижение напряжения питания.
Динамическая мощность переключения КМОП-структур зависит от напряжения питания (квадратично), тактовой частоты (линейно) и выходной емкости. Согласно прогнозу, напряжение питания должно уменьшаться примерно на 10% каждые три года, а тактовая частота повышаться за этот период на 25%, поэтому произведение U2dd·f для всего прогнозируемого периода практически постоянно. Для оценки емкости, перезаряжаемой в процессе переключения, используется индекс мощности, который определяется как рассеиваемая мощность (измеряемая в ваттах), приведенная к частоте 1 ГГц и 1 см2 одного слоя металлизации. Индекс мощности по годам меняется незначительно. Вместе с тем в прогноз ITRS-2007 заложено значительное снижение диэлектрической проницаемости межслойного диэлектрика, что приведет к уменьшению значений емкости, определяемых многослойной металлизацией.
Расчет показывает, что если в ближайший период динамическая рассеиваемая мощность микросхемы составит 100 Вт, то в конце прогнозируемого маршрутной картой периода мощность возрастет почти до 600 Вт. Но для всего расчетного периода нет технических решений, позволяющих уменьшить рассеиваемую мощность. Таким образом, уже по первому рассматриваемому параметру – мощности рассеивания – в рамках классической микроэлектроники достигнут физический предел.
Рассматривая подзатворную область, естественно предположить, что существует физическое ограничение минимальной толщины подзатворного диэлектрика. В ходе масштабирования наряду с уменьшением длины затвора уменьшается и толщина диоксида кремния (SiO2), который традиционно используется в качестве подзатворного диэлектрика в МОП-структурах. Начиная с оценки толщины SiO2 в 5 нм, получим, что вследствие увеличения прямого туннелирования электронами подзатворного диэлектрика избыточный ток утечки через затвор возрастает. Чтобы обеспечить требуемую напряженность поперечного электрического поля в переходной области затвор-подложка и исключить при этом токи утечки, необходимо в качестве подзатворного диэлектрика применять вместо SiO2 электроизоляционные материалы с высокой диэлектрической проницаемостью. В этом случае толщина такого диэлектрика может быть во столько раз больше толщины слоя SiO2, во сколько раз его диэлектрическая проницаемость ε больше диэлектрической проницаемости диоксида кремния εSiO2, что и позволит получить необходимую напряженность поперечного электрического поля. В расчетах принято использовать эффективную толщину оксида – ЭТО (Effective Oxide Thickness, EOT), т.е. толщину, приведенную к толщине SiO2, при которой реальная физическая толщина подзатворного диэлектрика с высокой диэлектрической проницаемостью в ε/εSiO2 раз больше эффективной толщины.
В числе пригодных для применения в микроэлектронике материалов с высокой диэлектрической проницаемостью – диоксид гафния HfO2 (ε = 26), его силикаты (HfSiОx), диоксид циркония (ZrO2) и ряд других. При использовании этих диэлектриков возможно уменьшение ЭТО до 1 нм при допустимых значениях тока утечки через затвор.
Со структурой затвор-диэлектрик-канал связаны еще два физических явления, которые особо сильно проявляются при глубоком масштабировании МДП-структур. Это – подвижность носителей в канале и состояние поликремниевого затвора в условиях сильного поперечного электрического поля и сверхтонкого слоя подзатворного диэлектрика. При масштабировании структур и уменьшении линейных размеров элементов подвижность носителей в канале уменьшается. Это приводит к уменьшению тока стока насыщения, крутизны переходной характеристики и, как следствие, к снижению быстродействия транзисторов и их коэффициента усиления. Глубокое масштабирование влияет и на электрофизические свойства материала затвора, в качестве которого, как правило, применяется сильно легированный поликремний.
При увеличении напряженности поперечного электрического поля в сочетании с уменьшением толщины подзатворного диэлектрика и увеличением уровня легирования подложки электрический заряд на затворе приводит к частичному электрическому обеднению части области затвора, примыкающей к подзатворному диэлектрику. Это, во-первых, вызывает увеличение эффективной толщины подзатворного диэлектрика, в которую теперь входит толщина части области затвора. Такое изменение влияет на все основные параметры МОП-структуры: пороговое напряжение, максимальный ток стока насыщения, параметры переключения.
Во-вторых, уменьшается эффективная толщина слоя поликремния, который должен обеспечивать высокую электропроводность проводящих контактов затвора. При малых сечениях слоев поликремния это может вызвать нежелательное падение напряжения по длине поликремниевых соединений и общее увеличение их электрического сопротивления. По мере масштабирования отрицательное влияние обеднения поликремния пропорционально возрастает. Выход – применение металлического затвора, при котором слой обеднения не образуется благодаря высокой концентрации электронов в металле. Но чтобы обеспечить необходимое значение порогового напряжения (что автоматически выполнялось при использовании поликремниевых затворов), необходимо использовать материал с соответствующей работой выхода металла, которая различна для р-МОП- и n-МОП-приборов (для р-МОП – вблизи валентной зоны, для n-МОП – вблизи зоны проводимости). Таким образом, среди многочисленных проблем, возникающих в процессе масштабирования структур микросхем, замена материала затвора занимает не последнее место.
Архитектура топологии современных микросхем с многослойной металлизацией по линейным размерам и сечениям проводников представляет собой иерархическую систему. Нижний слой металла М1, контактирующий с полупроводниковыми областями, имеет минимальный шаг разводки, а значит, минимальное сечение проводника. Для того, чтобы RC-постоянная токопроводящих линий не увеличивалась, соединения в слое металла М1 делаются короткими. Это – так называемые локальные соединения. В нескольких следующих слоях металла, называемых промежуточными, чтобы сбалансировать значение RC для этой группы, сечение проводников, как и протяженность соединений, увеличиваются. Сечение проводников верхних слоев металла, называемых глобальными, выбирается максимально возможным для микросхемы данного уровня сложности. Шаг глобальной разводки значительно превышает шаг локальной разводки М1. Такая иерархическая система межсоединений с разными размерами линий в различных слоях металла позволяет уменьшить разброс постоянных времени RC с учетом различной длины локальных и глобальных межсоединений. Глобальные соединения могут быть в три с половиной – четыре раза длиннее локальных при тех же значениях RC, что и для локальных слоев.
Максимальная допустимая плотность тока, протекающего по проводникам, определяется началом эффекта электромиграции. Для медной металлизации уже первое значение плотности тока в ряду прогнозов маршрутной карты ITRS-2007, равное 1,72·106 А/см2, превышает допустимое предельное значение плотности тока, провоцирующего процесс электродиффузии меди – 1,0·106 А/см2. Чем меньше размеры проводников, тем большие, чем допустимо при использовании чистой меди, плотности тока они должны выдерживать. Поэтому необходим поиск электропроводящих сплавов с более далеким порогом электромиграции, поскольку рассматриваемый эффект приводит к физическому разрушению проводника. Очевидно, при этом удельное сопротивление сплава по сравнению с чистой медью повысится со всеми отрицательными для микросхем последствиями.
Перманентное прогнозируемое ежегодное снижение напряжения питания микросхем, естественно, с точки зрения уменьшения мощности рассеяния, положительно. Кроме того, при этом уменьшается вероятность туннельного пробоя р-n-переходов истока и стока. В то же время малые значения питающих напряжений приводят к снижению в микросхеме логического перепада между состояниями логического нуля и единицы.
Традиционно одним из достоинств КМОП-схем считается большой запас помехоустойчивости. Существенное снижение логического перепада в сочетании со значительным падением напряжения в проводниках малого сечения при передаче логических сигналов создает проблемы при проектировании многослойной разводки в микросхеме. Поэтому формирование системы многослойной металлизации в составе интегральной схемы требует решения отдельной и весьма важной группы проблем. Общая длина межсоединений на кристалле исчисляется километрами, а сечение проводников – десятыми долями микрона. В структуре современной микросхемы уже формируется более 10 слоев металлов, в дальнейшем прогнозируется увеличение их числа до 15 слоев.
На смену алюминию в качестве материала проводника пришла медь, удельное сопротивление которой на 35% меньше, чем у алюминия, а порог электродиффузии на порядок выше. Учитывая высокий коэффициент диффузии меди и необходимость предотвратить ее попадание в объем кремния, под медные проводники наносится защитный слой материала, окружающий проводник со всех сторон и препятствующий нежелательной диффузии меди. С учетом толщины защитного слоя (первые сотни ангстрем) эффективное сечение медных проводников уменьшается. Более того, при прохождении тока по проводникам столь малого сечения происходит рассеяние электронов вследствие их взаимодействия со стенками проводника. В итоге эффективное удельное сопротивление материала проводника возрастает.
Основные проблемы, возникающие при масштабировании в связи с формированием многослойной металлизации, следующие:
увеличение значений паразитных емкостей межслойных композиций;
рост эффективного удельного сопротивления проводников и связанное с этим паразитное падение напряжения при передаче сигнала от одного логического узла к другому;
увеличение RC-задержки сигнала в проводниках с учетом роста их сопротивления и значений паразитных емкостей двух видов: емкости между параллельными смежными проводниками и межслойной емкости при пересечении проводников соседних слоев;
возможность возникновения перекрестных помех и искажений сигналов в несогласованных линиях.
Путь преодоления первой из названных проблем очевиден: уменьшение диэлектрической проницаемости межслойного диэлектрика, что оказалось весьма сложной технологической задачей. За рассматриваемый в ITRS-2007 период 2009–2022 годы предполагается, что эффективная диэлектрическая проницаемость межслойного диэлектрика уменьшится примерно на 40%. Число слоев металла на кристалле за этот период должно увеличиться тоже примерно на 40%. При постоянной площади кристалла (а это прогнозируется именно так с учетом ограничения максимального поля экспонирования процесса фотолитографии) доля вклада паразитных емкостей межслойных композиций может увеличиваться только при уменьшении толщины диэлектрика при масштабировании.
Поскольку удовлетворительных технических решений на весь прогнозируемый период в рамках классического подхода нет, нужны принципиально новые решения как для конструкции МОП-микросхемы, так и для системы многослойной металлизации.
При уменьшении линейных размеров проводящих соединений эффективная удельная электропроводность материала проводников уменьшается вследствие рассеяния электронов на границах зерен материала и на боковых границах с соседними материалами. Удельное сопротивление меди без учета механизма рассеяния составляет 2,2 мкОм·см. Даже в начале рассматриваемого прогнозного периода (шаг металлизации по М1 – 90 нм) эффективное удельное сопротивление медного проводника более чем в полтора раза превосходит объемное удельное сопротивление меди. К концу же прогнозного периода (шаг металлизации по М1 – 22 нм) оно будет превышать объемное сопротивление меди более чем в четыре раза.
При оценке пределов масштабирования современных микросхем необходимо оценить значение падения напряжения на проводниках с малым сечением и высоким удельным сопротивлением для функции передачи заданного потенциала от одной группы логических ячеек к другой. Если условно принять длину проводника М1 равной 0,1 мм, толщину – 0,5 мкм и ток – 1 мА, то падение напряжения на нем составит 0,1 В. При напряжении источника питания 1,1 В, приняв логический перепад от нуля к единице и обратно равным 1 В, получаем 10%-ное изменение уровня входного сигнала группы логических ячеек по отношению к выходному сигналу предыдущей группы. Возможно, здесь приняты несколько завышенные значения длины проводника или тока насыщения МОП-транзистора, поэтому можно полагать, что при шаге металлизации по М1 в 90 нм падение напряжения на проводниках при передаче логических сигналов незначительно влияет на помехоустойчивость работы интегральной схемы.
Ситуация резко меняется при рассмотрении структур с шагом металлизации 22 нм (2022 год). Приняв длину проводника равной 0,1 мм, толщину – 0,2 мкм и ток – 100 мкА, получим, что падение напряжения составляет 0,4 В, и это при напряжении питания 0,65 В и логическом перепаде не более 0,6 В. Очевидно, что интегральная схема в этом случае неработоспособна.
Поскольку все прогнозируемые значения параметров микросхем реализовать невозможно, необходимо искать решения в нестандартных методах передачи сигналов. Одним из таких методов может стать радиочастотная передача сигналов от одной части микросхемы в другую. Это приведет к возникновению в микросхеме своего рода локальной сети с передатчиками и приемниками, которые генерируют и принимают сигналы антенн. Другой возможный метод передачи сигналов – оптический. В этом случае в идеале в микросхеме должны быть монолитный излучатель, сигнал которого распространяется в свободном пространстве, и детектор. Самое радикальное решение для глобальных межсоединений – применение углеродных нанотрубок, электропроводность которых велика благодаря квантовому баллистическому переносу носителей заряда. Все эти решения лежат за пределами классической микроэлектроники.
При формировании усовершенствованной структуры межсоединений не только не исключаются, но и практически уже реализуются новые конструкторские решения, предусматривающие создание вспомогательной кремниевой микросхемы, содержащей только разводку межсоединений щадящих размеров. Такая микросхема соединяется с основной схемой методом перевернутого кристалла (Flip Chip). Еще один теоретически обсуждаемый вариант – трехмерная (3D) микросхема, структура которой состоит из чередующихся активных слоев (содержащих активные блоки на основе транзисторов) и слоев межсоединений.
Последние две группы проблем металлизации из числа рассмотренных связаны в основном с реактивностями (как емкостного, так и индуктивного типа), которые имеют место при параллельном расположении соседних проводников. При шаге металлизации 90 нм и менее RC-задержка глобальных соединений, длина которых между узлами интегральной схемы составляет единицы миллиметров, превышает наносекунду, что несовместимо с требованиями обеспечения тактовой частоты, равной 6 ГГц и более. Несколько лучше ситуация для локальной разводки в нижних слоях при длине проводника 0,1 мм. Но в этом случае при проектировании топологии разводки интегральных схем необходимо жестко выполнять требования обеспечения максимально допустимой длины соединений.
Помимо изложенных соображений следует учесть, что в реальных условиях интегральные схемы работают при повышенной температуре. Мощность рассеяния с увеличением плотности компонентов и рабочих частот возрастает. С ростом температуры повышается сопротивление проводников, и приведенные оценки становятся более жесткими.
Традиционное масштабирование межсоединений уже не удовлетворяет требуемым характеристикам микросхем.
Получены расчетные данные по критическим длинам проводников разводки слоя М1 и глобальной разводки, когда на проводнике за счет перекрестных помех от соседних параллельно расположенных проводников наводится 25% от величины переключаемого напряжения. Если при шаге металлизации 136 нм критическую длину проводника слоя локальной разводки в 100 мкм еще можно принять как допустимую, то для глобальных соединений, длина которых должна быть соизмеримой с линейным размером микросхемы, критическая длина проводника в 127 мкм при шаге металлизации 210 нм явно недопустима. Проблема усугубляется по мере углубления масштабирования. Например, для крайней точки прогнозируемого периода критическая длина глобальных соединений уменьшается до 31 мкм, и это при неизменной площади микросхемы, составляющей до 140 мм2. Несоответствие столь велико, что, по всей вероятности, традиционная разводка будет заменена одним из упомянутых ранее альтернативных вариантов межсоединений (радиочастотным, оптическим, нанотрубками).
Общий вывод, который очевиден после рассмотрения только части проблем, возникающих при глубоком масштабировании интегральных схем, заключается в том, что пятидесятилетняя эра классической микроэлектроники завершается, и на смену ей должна прийти электроника, основанная на квантово-размерных эффектах. Микроминиатюризация интегральных схем потребовала колоссальных усилий разработчиков в области всех аспектов развития изделий: проектирования, технологии, создания нового оборудования, применения новых материалов, организации производства. Тем не менее, сегодня все яснее проявляется предел "работы" физических принципов, на которых основана классическая микроэлектроника. Этот предел может быть достигнут к началу третьего десятилетия XXI века. Более того, еще нет технических решений реализации большинства параметров, прогнозируемых на конец рассматриваемого маршрутной картой срока.
В США создана программа Nanoelectronics Research Initiative – NRI ("Инициативные исследования в наноэлектронике"), первоочередная цель которой – разработка к 2022 году электронных компонентов, способных прийти на смену КМОП-микросхемам. В программе участвуют шесть крупнейших электронных компаний США – IBM, Intel, Texas Instruments, AMD, Freescale Semiconductors и Micron Technologies. А что же Россия? Не надо гнаться за предельными достижениями американцев в классической микроэлектронике. Это безумно дорого и непродуктивно. Россия всегда славилась фундаментальными открытиями. И это не только работы Менделеева, Павлова, Попова… В современной электронике – это исследования нобелевских лауреатов Н.Г.Басова и А.М.Прохорова в области полупроводниковых лазеров и квантовой электроники; Ж.И.Алферова – в области полупроводниковых гетероструктур… Поиск и создание принципиально новых типов электронных приборов фундаментальной отечественной наукой, а главное, быстрое освоение их промышленного производства могут вернуть России достойное место в мировой электронике.
Литература
1. Авдонин Б.Н., Мартынов В.В. Электроника. Вчера. Сегодня. Завтра? – М.: Дека, 2005.— 600с.
2. Гуртов В.А. Твердотельная электроника: Учебное пособие. – М.: Техносфера, 2005.— 406с.
3. Цветов В.П. Физические основы микроэлектроники: Учебное пособие/В.П.Цветов. – СПб.: Изд-во СЗТУ, 2009.— 188с.
4. Щука А.А. Электроника: Учебное пособие.– СПб.: БХВ,2005.— 800с.
5. International Technology Roadmap for Semiconductors. – http://public.itrs.net.
Отзывы читателей
