eng
Выпуск #8/2014
В.Майская
Системы памяти следующих поколений. Разрушение "стены памяти"
Системы памяти следующих поколений. Разрушение "стены памяти"
Просмотры: 3927
Возможности масштабирования традиционных запоминающих устройств уже близки к предельным, и гарантировать их надежность становится труднее. Поэтому все больше требуются универсальные решения, которые позволят создавать устройства памяти, пригодные для эффективного применения в различных приложениях. В статье рассматриваются новые решения существующих и перспективных схем памяти, которые смогут успешно заменить современные запоминающие устройства.
Теги: 3d ics 3d-микросхемы pcm pcie-storage systems on and on a magnetic tape racetrack memory накопители на pcm и на магнитной ленте трековая память
У поминание о схемах памяти наводит скуку на инвестора, что неудивительно: сегодня производство схем памяти воспринимается как товарный бизнес с малой добавленной стоимостью. Производство памяти оказывается менее привлекательным в сравнении с другими классами полупроводниковых приборов. И это при том, что рынок систем памяти, превышающий в настоящее время 70 млрд. долл., продолжает расти. Но, как известно, даже общее мнение не всегда отражает реальность. Любую компанию, выпускающую схемы памяти, не следует рассматривать как традиционного производителя изделий с низкой добавленной стоимостью. Действительно, компании, разрабатывающие "крутые" новые технологии систем памяти следующих поколений, присутствуют в самых "горячих" сегментах рынка [1]. Но новые рынки выдвигают новые требования. Современные тенденции в области развивающихся технологий указывают на признаки перехода от мобильных устройств к самоуправляемым системам (рис.1). Развитие самоуправляемых систем предусматривает рост интеллекта систем, защиту хранимых данных, наличие встроенных средств обеспечения взаимодействия компонентов, сверхнизкое энергопотребление и расширенные функциональные возможности. На этом этапе развития электронные системы насыщены датчиками, позволяющими приборам и устройствам решать задачи, многие из которых ранее выполнялись человеком. Датчики передают в систему огромный объем данных, а миллиарды датчиков - гигантский. Для кодирования и хранение столь "Больших Данных" (Big Data) требуются устройства памяти следующего поколения, отличающиеся от современных схем памяти, которые занимают ведущее положение на рынке уже свыше 40 лет, более высокой скоростью обработки данных, возможностью дальнейшего масштабирования, меньшим энергопотреблением, а также меньшей волатильностью цен. Эти факторы заставляют игроков на рынке искать новые типы устройств, которые могут обеспечить более высокие прибыли. По данным опубликованного компанией Transparency Market Research обзора рынка схем памяти, мировой объем продаж схем памяти следующих поколений за период с 2013 по 2019 год увеличится с 207,8 млн. до 2,837 млрд. долл. (совокупные темпы роста 46,1%). В обзоре компания рассмотрела новейшие технологии памяти, представленные на рынке в недавнем прошлом или планируемые к выпуску в изучаемый период. Эти схемы памяти составляют серьезную конкуренцию традиционным запоминающим устройствам. Наибольший объем продаж памяти новых поколений приходится на долю Северной Америки (41,2% в 2012 году). Рост продаж в Азиатско-Тихоокеанском регионе обусловлен высоким спросом на схемы памяти производителей электронных систем в Японии, Китае, Кореи. В 2012 году в сегменте схем энергонезависимой памяти следующего поколения благодаря малому энергопотреблению и высоким характеристикам доминировали сегнетоэлектрические ОЗУ (FeRAM), на долю которых приходилось 66,9% рынка новых типов запоминающих устройств. Наиболее широкое применение эта память нашла в мобильных телефонах (66,7% рынка). Благодаря высокому спросу на FeRAM в сегменте новых типов запоминающих устройств лидировала компания Fujitsu (53% рынка). Но потребность в более высокой пропускной способности и увеличении числа циклов считывания/записи стимулировала развитие внешней памяти для корпоративных вычислительных систем и кеш-памяти, которые к 2019 году займут лидирующее положение на рынке. Сегодня ряд новых молодых (startup) компаний активно выходят на рынок схем памяти следующих поколений, что может привести к изменению расстановки сил на рынке в последующие годы. Ключевые игроки на рынке схем памяти новых поколений - Micron Technology, SK Hynix, Avalanche Technology, Cypress Semiconductor, Adesto Technologies, Samsung Electronics, Crossbar и Winbond Electronics. Новые типы памяти активно разрабатываются специалистами компании IBM [2, 3]. Рассмотрим некоторые типы схем памяти следующих поколений. КУБИЧЕСКАЯ ГИБРИДНАЯ ПАМЯТЬ Трехмерный модуль памяти, получивший название кубической гибридной памяти (Hybrid Memory Cube, HMC), компания Micron Technology анонсировала в 2011 году. Основное достоинство HMC - объединение в одном модуле высокопроизводительной логической схемы и объемно скомпонованного с помощью переходных межслойных соединений в кремнии (TSV) трехмерного (ярусного) модуля памяти на основе ДОЗУ (рис.2). Как правило, расположенная в основании кубической памяти логическая ИС (например, ASIC) содержит блоки управления схемами ДОЗУ, освобождая их от выполнения многих логических функций и оставляя место для формирования TSV без увеличения площади кристалла. Задача HMC - преодолеть ограничения современных запоминающих устройств в области пропускной способности, плотности упаковки и энергетической эффективности. В результате по сравнению с модулями DDR3 ДОЗУ удалось: увеличить пропускную способность в 10-15 раз; сократить удельную потребляемую энергию на бит куба памяти на 70%; в 10 раз увеличить плотность записи данных и в 10 раз уменьшить ее площадь, занимаемую на плате, что обеспечивало снижение эксплуатационных затрат. Правда, модуль HMC, выполненный на основе ДОЗУ, - энергозависимая память. Но система HMC-памяти за счет интегрированных в схему аппаратных блоков лучше справляется с коррекцией ошибок, проблемами обеспечения отказоустойчивости, обновления данных и неисправностями, обусловленными вариациями процесса ее изготовления [4]. В октябре 2011 года компании Micron и Samsung с целью разработки спецификаций интерфейсов промышленного стандарта для HMC-памяти учредили Консорциум Hybrid Memory Cube (HMCC). Сейчас в его составе около 160 участников, включая ARM, Cray, Fujitsu, GlobalFoundries, HP, IBM, Marvell, National Instruments, SK Hynix, Xilinx, STMicroelectronics. В апреле 2013 года консорциум опубликовал первую версию спецификации - HMC 1.0 [5], в соответствии с которой каналы передачи данных HMC формируют 16 или 8 полнодуплексных дифференциальных последовательных линий связи. В спецификации определены варианты подключения памяти HMC на короткую (HMC-15G-SR) и сверхкороткую (HMC-10G-USR) дистанции (длина проводников, соединяющих кубическую память и схемы FPGA, ASIC или ASSP, составляет десятки и единицы сантиметров соответственно). Согласно варианту HMC-15G-SR, максимальная скорость передачи данных равна 15 Гбит/с, HMC-10G-USR - 10 Гбит/с. Спецификация позволила компаниям создать платформы и блоки (кубы) оперативной памяти на основе кристаллов запоминающих устройств емкостью 2, 4 и 8 Гбайт. При работе с восемью полнодуплексными линиями связи максимальная совокупная скорость передачи данных куба HMC-памяти составляет 320 Гбайт/с (для современной DDR3 ДОЗУ - 11 Гбайт/с). По-видимому, первое время память HMC не составит конкуренции DDR4 ДОЗУ на рынке потребительских товаров и будет использоваться в специализированных приложениях, где принципиально важна скорость передачи данных, в частности, в маршрутизаторах. Оперативная совместимость HMC-устройств, выполненных с учетом требований спецификации HMC 1.0, и программируемых логических микросхем позволили заказчикам, в том числе Altera, Xilinx и Open-Silicon, начать разработку высокопроизводительных систем с HMC-памятью. С сентября 2013 года память HMC объемом 4 и 8 Гбит уже поставляется для тестирования в составе серверов. В феврале 2014 года консорциум HMCC выпустил проект новой версии спецификации - HMC 2.0, предусматривающей увеличение до 30 Гбит/с скорости передачи данных каждой полнодуплексной линией на расстояние до 20 см. Это позволит получить максимальную скорость передачи куба памяти на основе HMC до 480 Гбайт/с. Скорость передачи на сверхкороткую дистанцию увеличена с 10 до 15 Гбит/с. Работу над спецификацией HMC 2.0 планировалось завершить в середине 2014 года. Когда начнется производство модернизированных кубов, не сообщалось [6]. Возможности, обеспечиваемые спецификацией, вызвали большой интерес. На международной суперкомпьютерной вставке-конференции ISC’14 представители корпорации Intel рассказали о деталях архитектуры основного компоновочного блока центрального процессора следующего поколения -