eng
Выпуск #6/2025
А. Токарев
ГИБРИДНАЯ СИСТЕМА УПРАВЛЕНИЯ МЕМРИСТИВНЫМИ МАССИВАМИ: РАЗРАБОТКА ВЕРХНЕУРОВНЕВОЙ СХЕМЫ И ПЕРСПЕКТИВЫ РЕАЛИЗАЦИИ
ГИБРИДНАЯ СИСТЕМА УПРАВЛЕНИЯ МЕМРИСТИВНЫМИ МАССИВАМИ: РАЗРАБОТКА ВЕРХНЕУРОВНЕВОЙ СХЕМЫ И ПЕРСПЕКТИВЫ РЕАЛИЗАЦИИ
Просмотры: 965
DOI: 10.22184/1992-4178.2025.247.6.106.112
Предложена архитектура управления мемристивными массивами, которая позволяет работать с пассивными кроссбар-структурами, что существенно повышает плотность компоновки элементов и снижает технологическую сложность производства. Описаны основные функциональные блоки системы.
Предложена архитектура управления мемристивными массивами, которая позволяет работать с пассивными кроссбар-структурами, что существенно повышает плотность компоновки элементов и снижает технологическую сложность производства. Описаны основные функциональные блоки системы.
Теги: analog-digital interaction потоков memristive crossbars memristive electronics synchronization of computational flows аналого-цифровое взаимодействие мемристивная электроника мемристивные кроссбары синхронизация вычислительных
Гибридная система управления мемристивными массивами: разработка верхнеуровневой схемы и перспективы реализации
А. Токарев
Представлена разработанная верхнеуровневая функциональная схема системы управления мемристивным кроссбаром, направленная на устранение ключевых ограничений традиционных 1R-архитектур. Предложенная архитектура позволяет работать с пассивными (1R) кроссбар-структурами, что существенно повышает плотность компоновки элементов и снижает технологическую сложность производства. Описаны основные функциональные блоки системы.
Особое внимание уделено решению проблемы селективности доступа к элементам в бестранзисторной архитектуре. Намечены дальнейшие этапы исследования. Реализация данной концепции открывает перспективы создания энергоэффективных мемристивных систем нового поколения для нейроморфных вычислений и высокоплотной памяти.
Мемристоры – новый класс
электронных компонентов
Мемристоры как новый класс электронных компонентов вызывают повышенный научный интерес благодаря двум фундаментальным характеристикам. Во-первых, их уникальная память сопротивления (резистивная память) позволяет сохранять информацию без постоянного энергоснабжения, что принципиально отличает их от традиционных полупроводниковых элементов. Во-вторых, их нелинейные динамические характеристики удивительно точно воспроизводят поведение биологических синапсов, что делает их идеальными кандидатами для создания нейроморфных вычислительных систем. Эти свойства открывают путь к созданию принципиально новых архитектур процессоров с исключительной энергоэффективностью.
Однако при переходе от отдельных элементов к масштабным массивам исследователи сталкиваются с комплексом технологических вызовов. Основная сложность заключается в необходимости точного управления тысячами и миллионами мемристорных ячеек одновременно. Каждая ячейка требует индивидуальной настройки параметров программирующих импульсов, контроля состояния и коррекции в реальном времени. Традиционные подходы к управлению памятью оказываются неэффективными из-за специфических особенностей мемристоров, таких как изменчивость параметров, эффект старения и температурная зависимость характеристик [1–4].
Для преодоления этих ограничений требуется разработка принципиально новых аппаратных решений на нескольких уровнях:
Архитектура управления мемристорными массивами представляет собой сложную систему взаимосвязанных компонентов, работающих согласованно для обеспечения точного контроля над резистивными элементами. В ее основе лежат интеллектуальные модули формирования управляющих сигналов, которые не просто генерируют импульсы, а динамически адаптируются к изменяющимся условиям работы, используя алгоритмы машинного обучения для постоянной оптимизации параметров записи и чтения данных. Эти модули способны в реальном времени корректировать характеристики импульсов, компенсируя естественную деградацию мемристоров в процессе эксплуатации.
Сердцем системы являются высокоточные аналоговые интерфейсы, сочетающие в себе прецизионные драйверы и чувствительные системы мониторинга состояния. Драйверы формируют сложные волновые формы сигналов с точным контролем энергетических параметров, в то время как системы чтения используют дифференциальные схемы измерения и цифровую обработку для выделения полезного сигнала на фоне паразитных наводок. Особое внимание уделяется минимизации взаимного влияния ячеек через общие проводники и компенсации неидеальностей межсоединений.
Разработка эффективных схемотехнических решений для управления мемристорами требует комплексного подхода к формированию управляющих сигналов [5]. Основное внимание уделяется созданию прецизионных генераторов импульсов с программно-управляемыми параметрами, где особую сложность представляет поддержание стабильности характеристик при работе с большими массивами элементов. Для этого применяются схемы активной стабилизации, использующие опорные источники напряжения и тока с прецизионными элементами обратной связи.
Основу защиты составляют активные ограничители тока, которые оперативно регулируют нагрузку, предотвращая резкие скачки и короткие замыкания. Дополнительно применяются схемы динамического отключения, обеспечивающие моментальное размыкание цепи при критических перегрузках, тем самым минимизируя риск повреждения компонентов.
Для контроля долговременных тепловых воздействий используются системы теплового мониторинга, отслеживающие температуру ключевых элементов и корректирующие режимы работы до достижения опасных значений.
Все эти механизмы функционируют согласованно, обеспечивая защиту как от мгновенных перегрузок, так и от постепенного перегрева, что значительно повышает надежность и срок службы оборудования.
Для борьбы с шумами и помехами инженеры используют комбинированный подход.
На физическом уровне используются методы экранирования и развязки цепей, минимизирующие наводки и паразитные связи. На схемном уровне применяются дифференциальные измерительные тракты в сочетании с синхронным детектированием, что повышает помехоустойчивость аналоговой части системы. На системном уровне подключаются алгоритмы цифровой обработки сигналов, включая адаптивную фильтрацию, что позволяет эффективно подавлять остаточные помехи и выделять полезный сигнал.
Такой многоуровневый подход обеспечивает комплексную защиту от шумов как на этапе передачи сигнала, так и при его обработке.
Многоступенчатая аналоговая фильтрация строится по каскадному принципу, где каждый каскад отвечает за подавление определенного типа помех:
Реализация этих решений требует тщательного моделирования паразитных параметров и их влияния на работу системы. Современные подходы предполагают использование специализированных СБИС, где аналоговые и цифровые блоки интегрированы на одном кристалле, что позволяет минимизировать внешние наводки и улучшить энергоэффективность системы в целом.
При внедрении мемристорных технологий в реальные вычислительные системы разработчики сталкиваются с комплексом взаимосвязанных проблем, требующих инновационных решений на стыке различных дисциплин. В контексте искусственного интеллекта ключевой задачей становится создание эффективных аппаратных архитектур, способных параллельно обрабатывать матричные операции – основу современных нейросетевых алгоритмов. Это требует не просто интеграции мемристорных массивов, а разработки принципиально новых вычислительных парадигм, где операции «вычисления в памяти» (in-memory computing) заменяют традиционные фон-неймановские схемы.
Ключевыми требованиями являются синхронизация разнородных вычислительных потоков, минимизация задержек при аналого-цифровом преобразовании, эффективное управление энергопотреблением и поддержание баланса между точностью и быстродействием.
Проблема масштабирования проявляется на разных уровнях. На уровне отдельных чипов увеличение размерности матриц (N × N) ведет к экспоненциальному росту паразитных параметров межсоединений, неоднородности характеристик элементов, а также к резкому повышению энергопотребления и тепловыделения. На системном уровне возникают сложности с распределенным управлением, межчиповой коммутацией и обеспечением отказоустойчивости.
Особую значимость приобретает терморегуляция, поскольку температурные колебания критически влияют на параметры мемристоров и стабильность работы сис-
темы в целом.
Мемристивный же кроссбар представляет собой регулярную двумерную матричную структуру, в которой элементарные мемристивные ячейки расположены
на пересечениях ортогональных проводящих шин (word lines и bit lines). В наиболее общей форме такая архитектура представляет физическую реализацию векторно-матричных операций, где весовые коэффициенты задаются проводимостями мемристоров, а входные/выходные сигналы распространяются по соответствующим шинам.
С точки зрения топологии, базовый кроссбар можно представить как [n×m]-матрицу с пассивными (1R) или активными (1T1R, 1D1R) ячейками [6]. В первом случае каждый узел содержит только мемристивный элемент, во втором – дополнительный селекторный компонент (транзистор или диод), обеспечивающий адресацию конкретной ячейки. Физически такая структура формируется как многослойная система с чередующимися наноразмерными металлическими и активными слоями.
Функционально кроссбар выполняет операцию умножения матрицы на вектор по закону Ома: входные напряжения, подаваемые на строки, преобразуются в выходные токи на столбцах через взвешенную сумму Ij = Σ Gij∙Vi, где Gij – проводимость ячейки на пересечении i-й строки и j-го столбца. Эта фундаментальная операция лежит
в основе нейроморфных вычислений, позволяя эффективно реализовывать операции прямого распространения в искусственных нейронных сетях.
Разработка модели аналого-цифрового взаимодействия с мемристивными кроссбар-структурами
В современной мемристивной электронике преобладают архитектуры типа 1T1R [7], где каждый мемристивный элемент сочетается с управляющим транзистором. Однако такая конфигурация приводит к существенному усложнению технологического процесса изготовления, увеличивая требования к литографии и снижая плотность компоновки элементов. Кроме того, наличие транзисторного ключа для каждого мемристора значительно повышает энергопотребление системы и ограничивает потенциал масштабирования.
В данном контексте особый научный интерес представляет разработка альтернативных схем управления, способных работать с чисто резистивными кроссбар-структурами (1R). Основная сложность заключается в необходимости преодоления фундаментальных проблем, характерных для пассивных кроссбарных массивов, таких как паразитные токи утечки и взаимное влияние соседних ячеек. Решение этих проблем требует комплексного подхода, сочетающего прецизионное управление импульсными сигналами с адаптивными алгоритмами компенсации нежелательных эффектов.
Цель настоящего исследования заключается в создании принципиально новой схемотехнической платформы, позволяющей реализовать устойчивое управление 1R кроссбар-архитектурами без существенного ухудшения функциональных характеристик. Такой подход открывает перспективы для разработки более компактных и энергоэффективных мемристивных систем с повышенной плотностью элементов, что особенно актуально для приложений нейроморфных вычислений и энергонезависимой памяти. Ключевое значение имеет достижение необходимого уровня селективности управления отдельными ячейками при сохранении стабильности характеристик в условиях масштабирования системы.
В данном контексте к схеме управления мемристорными структурами, функционирующими в режиме биполярного резистивного переключения, предъявляются следующие требования.
Энергоэффективность – минимизация мощности, потребляемой при переключении между резистивными состояниями.
Точность управления током – обеспечение стабильности заданных уровней проводимости в условиях варьирующихся рабочих параметров [8].
Надежность обновления состояний – поддержание высокой воспроизводимости резистивных переключений при многократных циклах записи/стирания.
Совместимость с КМОП-технологией – возможность интеграции в стандартные полупроводниковые производственные процессы.
Данные требования направлены на обеспечение устойчивой работы кроссбар-системы в условиях реальных эксплуатационных нагрузок.
С учетом сформулированных требований очевидна необходимость реализации схемы, включающей стабилизированный источник напряжения и тока, а также генератор импульсных сигналов с программируемыми амплитудными уровнями.
Учитывая, что операция матрично-векторного умножения реализуется посредством подачи аналогового входного вектора на матрицу мемристивных элементов с программируемыми уровнями сопротивления, предлагаемая архитектура должна сочетать аналоговые
и цифровые схемотехнические решения. Это обусловлено необходимостью точного аналогового управления проводимостями ячеек при цифровом контроле их состояний.
Далее представлена предварительная функциональная схема, отражающая ключевые модули системы и их взаимодействие.
Проведем систематический анализ предложенных технических решений. Архитектурная схема включает следующие ключевые компоненты.
Программируемая логическая интегральная схема (ПЛИС), выполняющая функции:
обработки выходных сигналов с цифро-аналоговых преобразователей.
Прецизионный стабилизатор напряжения и тока, обеспечивающий:
Многоканальный цифро-аналоговый преобразователь (ЦАП) с высоким разрешением
Двухканальный селекторный блок, реализующий:
Двунаправленный коммутатор линий, обеспечивающий:
Многоканальный аналого-цифровой преобразователь (АЦП) с внешним интерфейсом связи с ПЛИС
На принципиальной схеме (рис. 1) область выполнения аналогового матрично-векторного умножения выделена желтым цветом для визуальной идентификации.
Исследование будет проводиться по следующей методологии: сначала сформулируем назначение и функциональные требования каждого модуля, затем проанализируем возможные технические реализации и обоснуем выбор оптимального решения.
Анализ аналоговой части схемы начинается с изучения ключевых функциональных блоков. Как и в полупроводниковых запоминающих устройствах, управление мемристивным кроссбаром требует специальных селекторных схем для адресации строк и столбцов, что является критически важным для обеспечения корректной работы всей системы.
Принципиальным отличием предлагаемой архитектуры является поддержка специального режима групповой адресации, обеспечивающего одновременную передачу сигналов строки и параллельное считывание данных со всех столбцов. Данная функциональная особенность является обязательным условием для эффективной реализации параллельных операций матрично-векторного умножения в аналоговом виде.
В отличие от классических селекторных схем, которые обычно интегрируются в состав более сложных устройств и обеспечивают коммутацию единичного информационного входа на один из множества выходов, разрабатываемое решение должно поддерживать как индивидуальный, так и групповой режимы работы. При этом комбинация адресных сигналов входного и выходного селекторов позволяет реализовать пространственную адресацию ячеек памяти либо выполнять операции умножения элементов вектора на столбцы матрицы. Следует отметить, что конкретная схемотехническая реализация данных селекторных узлов в настоящее время находится в стадии активной разработки.
Особое внимание в архитектуре системы уделено блоку переключателей линий, основное назначение которого заключается в обеспечении возможности выбора полярности подключения кроссбара к трактам аналого-цифрового и цифро-аналогового преобразования. Такая функциональность обусловлена физическими особенностями программирования мемристивных элементов, требующих подачи биполярных импульсных напряжений для установки различных состояний проводимости, а также необходимостью периодической коррекции параметров ячеек в процессе эксплуатации.
В настоящее время рассматриваются альтернативные подходы к реализации данной функциональной задачи. Перспективным направлением является применение схемотехнического решения, аналогичного H-мостовой конфигурации, выполненной на базе малошумящих транзисторов с минимальными паразитными потерями [9]. Альтернативный вариант предполагает использование ключевой схемы, обеспечивающей коммутацию между прямой и обратной линиями передачи сигнала при одновременной блокировке обратного прохождения сигнала по неактивному каналу.
Вывод
Проведенное исследование позволило разработать концептуальную архитектуру системы управления мемристивным кроссбаром, представленную в виде верхнеуровневой функциональной схемы. Полученные результаты демонстрируют принципиальную возможность создания комплексного решения для взаимодействия с резистивными кроссбар-структурами.
В рамках дальнейших исследований предполагается:
Перспективным направлением развития работы является создание физического макета системы и экспериментальное исследование его параметров. Полученные результаты позволят оценить практическую применимость предложенных решений для задач нейроморфных вычислений и энергонезависимой памяти.
Особое внимание в последующих исследованиях будет уделено вопросам масштабируемости архитектуры и ее адаптации к различным технологическим платформам производства мемристивных структур.
ЛИТЕРАТУРА
Yadav D.N., Thangkhiew P.L., Chakraborty S., et al. Efficient grouping approach
for fault tolerant weight mapping in memristive crossbar array // Memories – Materials, Devices, Circuits and Systems 4 (2023) 100045 https://doi.org/10.1016/j.memori.2023.100045.
Zhang B., Uysal N., Fan D., Ewetz R., et al. Handling Stuck-at-Fault Defects Using Matrix Transformation for Robust Inference of DNNs // IEEE Transactions on Computer-Aided Design
of Integrated Circuits and Systems. Vol. 39. No. 10. PP. 2448–2460. Oct. 2020,
doi: 10.1109/TCAD.2019.2944582.
Xu Y., Jin S., Wang Y., et al. Aggressive Fault Tolerance for Memristor Crossbar-Based Neural Network Accelerators by Operational Unit Level Weight Mapping // IEEE Access. Vol. 9. PP. 102828–102834, 2021, doi: 10.1109/ACCESS.2021.3097724.
Xia L., Huangfu W., Tang T., et al. Stuck-at Fault Tolerance in RRAM Computing Systems // IEEE Journal on Emerging and Selected Topics in Circuits and Systems. Vol. 8. No. 1. PP. 102–115. March 2018, doi: 10.1109/JETCAS.2017.2776980.
Roy K., et al. Towards spike-based machine intelligence with neuromorphic computing // Nature 13 575. 607-617 (2019). http://doi.org/10.1038/s41586-019-1677-2.
Xiaoyang Liu & Zhigang Zeng. Memristor crossbar architectures for implementing deep neural networks // Springer Nature Link. 2022. Vol. 8. PP. 787–802.
Yao P., Wu H., Gao B., et al. Fully hardware-implemented memristor convolutional neural network // Nature. 2020. Vol. 577. PP. 641–646, 641–646 (2020). http://doi.org/10.1038/s41586-020-1942-4.
Zhang J., Cheng L., Zeng H., Song Y. Thermal Management in Memristor-Based Crossbar Arrays
for High-Density Nonvolatile Memories // IEEE Transactions on Electron Devices. Vol. 65. Is. 1. Jan. 2018.
Deen M.J. RF noise models of MOSFETs- A review // NSTI-Nanotech. 2004. Vol. 2.
А. Токарев
Представлена разработанная верхнеуровневая функциональная схема системы управления мемристивным кроссбаром, направленная на устранение ключевых ограничений традиционных 1R-архитектур. Предложенная архитектура позволяет работать с пассивными (1R) кроссбар-структурами, что существенно повышает плотность компоновки элементов и снижает технологическую сложность производства. Описаны основные функциональные блоки системы.
Особое внимание уделено решению проблемы селективности доступа к элементам в бестранзисторной архитектуре. Намечены дальнейшие этапы исследования. Реализация данной концепции открывает перспективы создания энергоэффективных мемристивных систем нового поколения для нейроморфных вычислений и высокоплотной памяти.
Мемристоры – новый класс
электронных компонентов
Мемристоры как новый класс электронных компонентов вызывают повышенный научный интерес благодаря двум фундаментальным характеристикам. Во-первых, их уникальная память сопротивления (резистивная память) позволяет сохранять информацию без постоянного энергоснабжения, что принципиально отличает их от традиционных полупроводниковых элементов. Во-вторых, их нелинейные динамические характеристики удивительно точно воспроизводят поведение биологических синапсов, что делает их идеальными кандидатами для создания нейроморфных вычислительных систем. Эти свойства открывают путь к созданию принципиально новых архитектур процессоров с исключительной энергоэффективностью.
Однако при переходе от отдельных элементов к масштабным массивам исследователи сталкиваются с комплексом технологических вызовов. Основная сложность заключается в необходимости точного управления тысячами и миллионами мемристорных ячеек одновременно. Каждая ячейка требует индивидуальной настройки параметров программирующих импульсов, контроля состояния и коррекции в реальном времени. Традиционные подходы к управлению памятью оказываются неэффективными из-за специфических особенностей мемристоров, таких как изменчивость параметров, эффект старения и температурная зависимость характеристик [1–4].
Для преодоления этих ограничений требуется разработка принципиально новых аппаратных решений на нескольких уровнях:
- специализированных интерфейсных схем, способных работать с аналоговой природой мемристоров;
- интеллектуальных систем управления, адаптирующихся к изменяющимся параметрам ячеек;
- гибридных архитектур обработки сигналов, сочетающих преимущества аналоговых и цифровых подходов.
Архитектура управления мемристорными массивами представляет собой сложную систему взаимосвязанных компонентов, работающих согласованно для обеспечения точного контроля над резистивными элементами. В ее основе лежат интеллектуальные модули формирования управляющих сигналов, которые не просто генерируют импульсы, а динамически адаптируются к изменяющимся условиям работы, используя алгоритмы машинного обучения для постоянной оптимизации параметров записи и чтения данных. Эти модули способны в реальном времени корректировать характеристики импульсов, компенсируя естественную деградацию мемристоров в процессе эксплуатации.
Сердцем системы являются высокоточные аналоговые интерфейсы, сочетающие в себе прецизионные драйверы и чувствительные системы мониторинга состояния. Драйверы формируют сложные волновые формы сигналов с точным контролем энергетических параметров, в то время как системы чтения используют дифференциальные схемы измерения и цифровую обработку для выделения полезного сигнала на фоне паразитных наводок. Особое внимание уделяется минимизации взаимного влияния ячеек через общие проводники и компенсации неидеальностей межсоединений.
Разработка эффективных схемотехнических решений для управления мемристорами требует комплексного подхода к формированию управляющих сигналов [5]. Основное внимание уделяется созданию прецизионных генераторов импульсов с программно-управляемыми параметрами, где особую сложность представляет поддержание стабильности характеристик при работе с большими массивами элементов. Для этого применяются схемы активной стабилизации, использующие опорные источники напряжения и тока с прецизионными элементами обратной связи.
Основу защиты составляют активные ограничители тока, которые оперативно регулируют нагрузку, предотвращая резкие скачки и короткие замыкания. Дополнительно применяются схемы динамического отключения, обеспечивающие моментальное размыкание цепи при критических перегрузках, тем самым минимизируя риск повреждения компонентов.
Для контроля долговременных тепловых воздействий используются системы теплового мониторинга, отслеживающие температуру ключевых элементов и корректирующие режимы работы до достижения опасных значений.
Все эти механизмы функционируют согласованно, обеспечивая защиту как от мгновенных перегрузок, так и от постепенного перегрева, что значительно повышает надежность и срок службы оборудования.
Для борьбы с шумами и помехами инженеры используют комбинированный подход.
На физическом уровне используются методы экранирования и развязки цепей, минимизирующие наводки и паразитные связи. На схемном уровне применяются дифференциальные измерительные тракты в сочетании с синхронным детектированием, что повышает помехоустойчивость аналоговой части системы. На системном уровне подключаются алгоритмы цифровой обработки сигналов, включая адаптивную фильтрацию, что позволяет эффективно подавлять остаточные помехи и выделять полезный сигнал.
Такой многоуровневый подход обеспечивает комплексную защиту от шумов как на этапе передачи сигнала, так и при его обработке.
Многоступенчатая аналоговая фильтрация строится по каскадному принципу, где каждый каскад отвечает за подавление определенного типа помех:
- входные фильтры устраняют высокочастотные наводки;
- промежуточные каскады борются с синфазными помехами;
- выходные фильтры обеспечивают чистоту сигнала.
Реализация этих решений требует тщательного моделирования паразитных параметров и их влияния на работу системы. Современные подходы предполагают использование специализированных СБИС, где аналоговые и цифровые блоки интегрированы на одном кристалле, что позволяет минимизировать внешние наводки и улучшить энергоэффективность системы в целом.
При внедрении мемристорных технологий в реальные вычислительные системы разработчики сталкиваются с комплексом взаимосвязанных проблем, требующих инновационных решений на стыке различных дисциплин. В контексте искусственного интеллекта ключевой задачей становится создание эффективных аппаратных архитектур, способных параллельно обрабатывать матричные операции – основу современных нейросетевых алгоритмов. Это требует не просто интеграции мемристорных массивов, а разработки принципиально новых вычислительных парадигм, где операции «вычисления в памяти» (in-memory computing) заменяют традиционные фон-неймановские схемы.
Ключевыми требованиями являются синхронизация разнородных вычислительных потоков, минимизация задержек при аналого-цифровом преобразовании, эффективное управление энергопотреблением и поддержание баланса между точностью и быстродействием.
Проблема масштабирования проявляется на разных уровнях. На уровне отдельных чипов увеличение размерности матриц (N × N) ведет к экспоненциальному росту паразитных параметров межсоединений, неоднородности характеристик элементов, а также к резкому повышению энергопотребления и тепловыделения. На системном уровне возникают сложности с распределенным управлением, межчиповой коммутацией и обеспечением отказоустойчивости.
Особую значимость приобретает терморегуляция, поскольку температурные колебания критически влияют на параметры мемристоров и стабильность работы сис-
темы в целом.
Мемристивный же кроссбар представляет собой регулярную двумерную матричную структуру, в которой элементарные мемристивные ячейки расположены
на пересечениях ортогональных проводящих шин (word lines и bit lines). В наиболее общей форме такая архитектура представляет физическую реализацию векторно-матричных операций, где весовые коэффициенты задаются проводимостями мемристоров, а входные/выходные сигналы распространяются по соответствующим шинам.
С точки зрения топологии, базовый кроссбар можно представить как [n×m]-матрицу с пассивными (1R) или активными (1T1R, 1D1R) ячейками [6]. В первом случае каждый узел содержит только мемристивный элемент, во втором – дополнительный селекторный компонент (транзистор или диод), обеспечивающий адресацию конкретной ячейки. Физически такая структура формируется как многослойная система с чередующимися наноразмерными металлическими и активными слоями.
Функционально кроссбар выполняет операцию умножения матрицы на вектор по закону Ома: входные напряжения, подаваемые на строки, преобразуются в выходные токи на столбцах через взвешенную сумму Ij = Σ Gij∙Vi, где Gij – проводимость ячейки на пересечении i-й строки и j-го столбца. Эта фундаментальная операция лежит
в основе нейроморфных вычислений, позволяя эффективно реализовывать операции прямого распространения в искусственных нейронных сетях.
Разработка модели аналого-цифрового взаимодействия с мемристивными кроссбар-структурами
В современной мемристивной электронике преобладают архитектуры типа 1T1R [7], где каждый мемристивный элемент сочетается с управляющим транзистором. Однако такая конфигурация приводит к существенному усложнению технологического процесса изготовления, увеличивая требования к литографии и снижая плотность компоновки элементов. Кроме того, наличие транзисторного ключа для каждого мемристора значительно повышает энергопотребление системы и ограничивает потенциал масштабирования.
В данном контексте особый научный интерес представляет разработка альтернативных схем управления, способных работать с чисто резистивными кроссбар-структурами (1R). Основная сложность заключается в необходимости преодоления фундаментальных проблем, характерных для пассивных кроссбарных массивов, таких как паразитные токи утечки и взаимное влияние соседних ячеек. Решение этих проблем требует комплексного подхода, сочетающего прецизионное управление импульсными сигналами с адаптивными алгоритмами компенсации нежелательных эффектов.
Цель настоящего исследования заключается в создании принципиально новой схемотехнической платформы, позволяющей реализовать устойчивое управление 1R кроссбар-архитектурами без существенного ухудшения функциональных характеристик. Такой подход открывает перспективы для разработки более компактных и энергоэффективных мемристивных систем с повышенной плотностью элементов, что особенно актуально для приложений нейроморфных вычислений и энергонезависимой памяти. Ключевое значение имеет достижение необходимого уровня селективности управления отдельными ячейками при сохранении стабильности характеристик в условиях масштабирования системы.
В данном контексте к схеме управления мемристорными структурами, функционирующими в режиме биполярного резистивного переключения, предъявляются следующие требования.
Энергоэффективность – минимизация мощности, потребляемой при переключении между резистивными состояниями.
Точность управления током – обеспечение стабильности заданных уровней проводимости в условиях варьирующихся рабочих параметров [8].
Надежность обновления состояний – поддержание высокой воспроизводимости резистивных переключений при многократных циклах записи/стирания.
Совместимость с КМОП-технологией – возможность интеграции в стандартные полупроводниковые производственные процессы.
Данные требования направлены на обеспечение устойчивой работы кроссбар-системы в условиях реальных эксплуатационных нагрузок.
С учетом сформулированных требований очевидна необходимость реализации схемы, включающей стабилизированный источник напряжения и тока, а также генератор импульсных сигналов с программируемыми амплитудными уровнями.
Учитывая, что операция матрично-векторного умножения реализуется посредством подачи аналогового входного вектора на матрицу мемристивных элементов с программируемыми уровнями сопротивления, предлагаемая архитектура должна сочетать аналоговые
и цифровые схемотехнические решения. Это обусловлено необходимостью точного аналогового управления проводимостями ячеек при цифровом контроле их состояний.
Далее представлена предварительная функциональная схема, отражающая ключевые модули системы и их взаимодействие.
Проведем систематический анализ предложенных технических решений. Архитектурная схема включает следующие ключевые компоненты.
Программируемая логическая интегральная схема (ПЛИС), выполняющая функции:
- управления экспериментальной установкой;
обработки выходных сигналов с цифро-аналоговых преобразователей.
Прецизионный стабилизатор напряжения и тока, обеспечивающий:
- стабильность рабочих параметров;
- воспроизводимость экспериментов.
Многоканальный цифро-аналоговый преобразователь (ЦАП) с высоким разрешением
Двухканальный селекторный блок, реализующий:
- последовательный опрос элементов кроссбара;
- адресацию ячеек памяти.
Двунаправленный коммутатор линий, обеспечивающий:
- прямое и обратное подключение к кроссбар-структуре;
- реконфигурацию схемы измерений.
Многоканальный аналого-цифровой преобразователь (АЦП) с внешним интерфейсом связи с ПЛИС
На принципиальной схеме (рис. 1) область выполнения аналогового матрично-векторного умножения выделена желтым цветом для визуальной идентификации.
Исследование будет проводиться по следующей методологии: сначала сформулируем назначение и функциональные требования каждого модуля, затем проанализируем возможные технические реализации и обоснуем выбор оптимального решения.
Анализ аналоговой части схемы начинается с изучения ключевых функциональных блоков. Как и в полупроводниковых запоминающих устройствах, управление мемристивным кроссбаром требует специальных селекторных схем для адресации строк и столбцов, что является критически важным для обеспечения корректной работы всей системы.
Принципиальным отличием предлагаемой архитектуры является поддержка специального режима групповой адресации, обеспечивающего одновременную передачу сигналов строки и параллельное считывание данных со всех столбцов. Данная функциональная особенность является обязательным условием для эффективной реализации параллельных операций матрично-векторного умножения в аналоговом виде.
В отличие от классических селекторных схем, которые обычно интегрируются в состав более сложных устройств и обеспечивают коммутацию единичного информационного входа на один из множества выходов, разрабатываемое решение должно поддерживать как индивидуальный, так и групповой режимы работы. При этом комбинация адресных сигналов входного и выходного селекторов позволяет реализовать пространственную адресацию ячеек памяти либо выполнять операции умножения элементов вектора на столбцы матрицы. Следует отметить, что конкретная схемотехническая реализация данных селекторных узлов в настоящее время находится в стадии активной разработки.
Особое внимание в архитектуре системы уделено блоку переключателей линий, основное назначение которого заключается в обеспечении возможности выбора полярности подключения кроссбара к трактам аналого-цифрового и цифро-аналогового преобразования. Такая функциональность обусловлена физическими особенностями программирования мемристивных элементов, требующих подачи биполярных импульсных напряжений для установки различных состояний проводимости, а также необходимостью периодической коррекции параметров ячеек в процессе эксплуатации.
В настоящее время рассматриваются альтернативные подходы к реализации данной функциональной задачи. Перспективным направлением является применение схемотехнического решения, аналогичного H-мостовой конфигурации, выполненной на базе малошумящих транзисторов с минимальными паразитными потерями [9]. Альтернативный вариант предполагает использование ключевой схемы, обеспечивающей коммутацию между прямой и обратной линиями передачи сигнала при одновременной блокировке обратного прохождения сигнала по неактивному каналу.
Вывод
Проведенное исследование позволило разработать концептуальную архитектуру системы управления мемристивным кроссбаром, представленную в виде верхнеуровневой функциональной схемы. Полученные результаты демонстрируют принципиальную возможность создания комплексного решения для взаимодействия с резистивными кроссбар-структурами.
В рамках дальнейших исследований предполагается:
- детальная разработка схемотехнических решений для каждого функционального блока системы;
- проведение комплексного моделирования предложенной архитектуры;
- верификация рабочих характеристик системы в различных режимах эксплуатации.
Перспективным направлением развития работы является создание физического макета системы и экспериментальное исследование его параметров. Полученные результаты позволят оценить практическую применимость предложенных решений для задач нейроморфных вычислений и энергонезависимой памяти.
Особое внимание в последующих исследованиях будет уделено вопросам масштабируемости архитектуры и ее адаптации к различным технологическим платформам производства мемристивных структур.
ЛИТЕРАТУРА
Yadav D.N., Thangkhiew P.L., Chakraborty S., et al. Efficient grouping approach
for fault tolerant weight mapping in memristive crossbar array // Memories – Materials, Devices, Circuits and Systems 4 (2023) 100045 https://doi.org/10.1016/j.memori.2023.100045.
Zhang B., Uysal N., Fan D., Ewetz R., et al. Handling Stuck-at-Fault Defects Using Matrix Transformation for Robust Inference of DNNs // IEEE Transactions on Computer-Aided Design
of Integrated Circuits and Systems. Vol. 39. No. 10. PP. 2448–2460. Oct. 2020,
doi: 10.1109/TCAD.2019.2944582.
Xu Y., Jin S., Wang Y., et al. Aggressive Fault Tolerance for Memristor Crossbar-Based Neural Network Accelerators by Operational Unit Level Weight Mapping // IEEE Access. Vol. 9. PP. 102828–102834, 2021, doi: 10.1109/ACCESS.2021.3097724.
Xia L., Huangfu W., Tang T., et al. Stuck-at Fault Tolerance in RRAM Computing Systems // IEEE Journal on Emerging and Selected Topics in Circuits and Systems. Vol. 8. No. 1. PP. 102–115. March 2018, doi: 10.1109/JETCAS.2017.2776980.
Roy K., et al. Towards spike-based machine intelligence with neuromorphic computing // Nature 13 575. 607-617 (2019). http://doi.org/10.1038/s41586-019-1677-2.
Xiaoyang Liu & Zhigang Zeng. Memristor crossbar architectures for implementing deep neural networks // Springer Nature Link. 2022. Vol. 8. PP. 787–802.
Yao P., Wu H., Gao B., et al. Fully hardware-implemented memristor convolutional neural network // Nature. 2020. Vol. 577. PP. 641–646, 641–646 (2020). http://doi.org/10.1038/s41586-020-1942-4.
Zhang J., Cheng L., Zeng H., Song Y. Thermal Management in Memristor-Based Crossbar Arrays
for High-Density Nonvolatile Memories // IEEE Transactions on Electron Devices. Vol. 65. Is. 1. Jan. 2018.
Deen M.J. RF noise models of MOSFETs- A review // NSTI-Nanotech. 2004. Vol. 2.
Отзывы читателей
